2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩93頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、隨著半導(dǎo)體工藝的特征尺寸不斷減小,器件出現(xiàn)了短溝道效應(yīng)。該效應(yīng)使器件在亞閾值時漏電流增大,并且使器件的閾值電壓也隨之降低,最終導(dǎo)致器件組成的芯片功耗增大和性能下降。為了達到提高芯片性能和降低功耗的目的,臺積電和三星在近年來研發(fā)出了FINFET工藝。同時作為芯片設(shè)計與工藝制造的紐帶,后端物理設(shè)計變得尤為關(guān)鍵。本論文研究的課題是基于FINFET工藝的后端物理設(shè)計。
  本論文通過使用流程化設(shè)計軟件和后端設(shè)計的EDA工具完成了,一款基于

2、FINFET工藝的加速處理器中,位于顯示核心區(qū)域的模塊后端物理設(shè)計。論文通過對硬核不同布放的版圖的標準單元端口熱點圖以及布局后得到的有關(guān)利用率、擁塞程度和時序預(yù)估的數(shù)據(jù),最終得出了模塊版圖的硬核布放方案。論文還通過使用公式計算的方法,并結(jié)合對電源網(wǎng)絡(luò)的電壓降與電遷移要求的分析,最終得到了該模塊的電源規(guī)劃。在布局階段,設(shè)計完成了對特殊物理單元的插入和標準單元的布放,并通過使用全局布線的方法得到了布局的擁塞程度和建立時間的時序預(yù)估。在時鐘樹

3、的綜合階段,論文設(shè)計了基于不同時鐘偏差的多組對比試驗,并分析了實驗后所得的數(shù)據(jù)的結(jié)果,其結(jié)果包括擁塞程度、布線后的DRC以及時序報告,最終得到了該模塊的最佳的時鐘偏差設(shè)置。在模塊布線完成后,論文通過研究 FINFET工藝的設(shè)計規(guī)則要求,找出了修復(fù)設(shè)計規(guī)則違規(guī)的方法,最終使模塊滿足了設(shè)計要求。在完成布線后,論文還分析了可制造性中天線效應(yīng)、通孔電阻的可靠性及金屬過蝕問題,并得出了相應(yīng)問題的修復(fù)方法。論文設(shè)計通過在 UPF文件中定義使用門控單

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論