一種低相對誤差并保證正確符號運算的新型近似加法器.pdf

1、根據(jù)摩爾定律，一個密集集成電路上可容納的晶體管數(shù)目，大約每隔兩年會增加一倍。同時，隨著現(xiàn)在半導體技術不斷發(fā)展，使得其大小已經(jīng)能夠縮小到納米級別，控制功耗已經(jīng)成為了在設計超大規(guī)模集成電路中，最為重要的問題之一。近階段，人們開始意識到了一些應用其本身存在著容錯性，比如多媒體處理和機器學習。因此一種叫做近似計算的方法被提了出來。它通過偶爾產生錯誤結果的方式，來達到減少延時和降低功耗的目的。作為一種非?；镜倪壿嬰娐?，加法器已經(jīng)在一些近期的研究

2、工作中被重新設計來實現(xiàn)近似計算。傳統(tǒng)加法器需要長時間的延時或者大規(guī)模的功耗來得到精確的計算結果，而近似加法器通常被設計成通過犧牲一些計算準確性的方式，達到節(jié)省延時和功耗的目的。不幸的是，現(xiàn)有的近似加法器很少能有控制相對誤差，或者解決在正負數(shù)加法中可能存在的符號問題。在本研究中，我們試著提出一種全新的近似加法器，它能夠通過利用加法中的“進位產生”信號來預測“進位輸出”的結果。另外，我們提出來一種低成本的錯誤優(yōu)化模塊，這種模塊能夠有效的把在

3、計算中可能出現(xiàn)的最大相對誤差控制在很小的范圍，同時我們又提出來一種低開銷的符號糾錯模塊來修正在正負號加法中可能存在的符號錯誤問題。
　　與傳統(tǒng)加法器相比，我們的近似加法器在延時和功耗上擁有顯著的優(yōu)勢。以一種32位加法器為例，我們的加法器的速度能比傳統(tǒng)加法器快到4.3倍，而功耗能夠節(jié)省47％。和其他近似加法器相比，我們的加法器能夠有效的減小相對誤差和保證最終結果的符號準確性。為了證實我們的加法器在實際應用中的作用，我們實現(xiàn)了兩種不同