納米工藝集成電路成品率專用測試結構設計方法研究.pdf

1、集成電路進入納米工藝時代以來，工藝復雜度越來越高，新材料、新器件不斷被引入，制造工藝偏差的影響不斷增大，這些新問題的出現(xiàn)給納米工藝下成品率預測和測試結構設計帶來了新的挑戰(zhàn)。
　　測試結構作為成品率研究的重要工具被應用在產(chǎn)品開發(fā)的多個階段，如電路參數(shù)的提取、缺陷及故障的檢測、版圖設計規(guī)則的制定及優(yōu)化、工藝設備性能的評估等。測試結構對縮短集成電路工藝開發(fā)周期、提高產(chǎn)品成品率、降低產(chǎn)品成本，都有著非常重要的作用。在前人對成品率及測試結構

2、相關研究成果的基礎上，本文進行了以下幾項測試結構方面的研究工作:
　　1.提出一種考慮置信度和估計精度的通孔鏈測試結構設計方法。本文為了提高參數(shù)提取的置信度和估計精度、減小通孔鏈測試結構設計中統(tǒng)計隨機性對于參數(shù)提取的影響，提出通過大數(shù)定理和DeMoivre-Laplace定理確定通孔鏈測試結構中通孔總數(shù)量和單個通孔鏈中通孔數(shù)量的取值范圍;研究了在考慮面積優(yōu)化時確定通孔總數(shù)量和單個通孔鏈中通孔數(shù)量的最優(yōu)組合的方法。蒙特卡羅仿真和晶圓

3、實驗驗證了該設計方法有著良好的性能。
　　2.提出考慮置信度和估計精度的蛇形測試結構設計方法。本文依據(jù)大數(shù)定理和林德伯格——列維定理確定了蛇形測試結構的總面積和每個蛇形測試結構面積的合理取值范圍;研究了以面積優(yōu)化為導向的蛇形測試結構總面積和每個蛇形測試結構面積的最優(yōu)組合的確定方法。本文改善了互連層平均缺陷密度測量的準確性和經(jīng)濟性，可以在給定的置信度和估計精度下，使測試結構面積配置達到最優(yōu)。
　　3.提出使用偽晶體管陣列測試結