納米工藝抗輻射加固集成電路設(shè)計(jì)研究.pdf

1、隨著數(shù)字集成電路的工藝尺寸不斷縮小，電源電壓持續(xù)降低，電路的節(jié)點(diǎn)電容不斷減小，電路節(jié)點(diǎn)翻轉(zhuǎn)所需要的臨界電荷相應(yīng)減小，單粒子翻轉(zhuǎn)和單粒子瞬態(tài)變得愈發(fā)嚴(yán)重。同時(shí)由于時(shí)鐘頻率的不斷上升，組合邏輯中發(fā)生單粒子瞬態(tài)的概率也在不斷上升。所以，設(shè)計(jì)抗單粒子瞬態(tài)和單粒子翻轉(zhuǎn)的集成電路成為急需解決的問題。
　　本文針對(duì)納米工藝集成電路的軟錯(cuò)誤問題，在研究現(xiàn)有加固鎖存器設(shè)計(jì)的基礎(chǔ)上，提出了有效的抗輻射加固鎖存器設(shè)計(jì)方案，本文的主要工作如下:
　

2、　介紹了國(guó)內(nèi)外集成電路抗輻射加固的研究現(xiàn)狀，以及輻射環(huán)境的背景知識(shí)和輻射效應(yīng)的分類。闡明了集成電路軟錯(cuò)誤的基本概念，詳細(xì)分析了單粒子效應(yīng)的分類、機(jī)理及其故障模型。重點(diǎn)分析了單粒子瞬態(tài)和單粒子翻轉(zhuǎn)引起集成電路發(fā)生軟錯(cuò)誤的原理以及瞬態(tài)故障的建模分析方法。
　　針對(duì)單粒子瞬態(tài)和單粒子翻轉(zhuǎn)對(duì)鎖存器的影響，總結(jié)了國(guó)內(nèi)外學(xué)者提出的鎖存器加固方案，并分析了這些加固方案的設(shè)計(jì)原理，對(duì)其優(yōu)缺點(diǎn)進(jìn)行了比較?？箚瘟Ｗ铀矐B(tài)的設(shè)計(jì)方法通常是在組合電路后端使

3、用過濾電路?？箚瘟Ｗ臃D(zhuǎn)的設(shè)計(jì)方法有三模冗余、基于C單元的冗余反饋回路和檢錯(cuò)糾錯(cuò)等方法。同時(shí)抗單粒子瞬態(tài)和單粒子翻轉(zhuǎn)的設(shè)計(jì)方法有時(shí)間冗余與硬件冗余的結(jié)合，以及包含延遲單元的鎖存器。目前已有的加固設(shè)計(jì)主要集中在防護(hù)單粒子翻轉(zhuǎn)，沒有考慮單粒子瞬態(tài)對(duì)電路的影響。
　　在分析已有加固鎖存器的基礎(chǔ)上，提出了一種基于PTM45nm工藝模型的抗輻射加固鎖存器設(shè)計(jì)。由一個(gè)施密特觸發(fā)器、三個(gè)傳輸門、三個(gè)反相器和三個(gè)C單元組成。利用施密特觸發(fā)器和反相