一種基于BCH碼的NAND Flash控制器的研究與設(shè)計.pdf

1、NANDFlash存儲架構(gòu)和制造工藝的發(fā)展在降低NANDFlash存儲器成本的同時,也使得NANDFlash存儲器產(chǎn)生錯誤的概率大大提高,可靠性降低,對NANDFlash控制器的糾錯能力提出了更高要求。BCH碼是由一種能夠糾正多個隨機性錯誤的有限域中的線性分組碼,本文對一種基于BCH碼的NANDFlash控制器進行研究和設(shè)計。
　　首先,本文介紹了NANDFlash存儲器的發(fā)展歷史,NANDFlash產(chǎn)生錯位的原理和BCH糾錯碼的

2、基本知識,給出了NANDFlash控制器的整體架構(gòu),分析了BCH糾錯碼的理論基礎(chǔ),介紹了NANDFlash存儲器的存儲結(jié)構(gòu)、外部接口和操作時序。
　　其次,根據(jù)BCH碼的理論基礎(chǔ)確定了本文BCH編譯碼模塊的設(shè)計參數(shù)為(8640,8192,32),計算出了本文采用的BCH碼最小多項式和生成多項式,設(shè)計了8位并行的BCH編碼器。結(jié)合BCH譯碼器的數(shù)據(jù)流特點,采用了兩級流水線的BCH譯碼器結(jié)構(gòu),設(shè)計了8位并行的BCH譯碼器。
　　

3、然后,在分析NANDFlash操作時序的基礎(chǔ)上設(shè)計了NANDFlash控制器的主控模塊。給出了控制器的總體架構(gòu)和模塊劃分,詳細介紹了控制器的寄存器組,給出了主控邏輯的設(shè)計過程,并詳細介紹了NANDFlash控制器讀數(shù)據(jù)、寫數(shù)據(jù)、塊擦除等操作的實現(xiàn)方法。
　　最后,對BCH編譯碼模塊和NANDFlash控制器進行了功能仿真,分析了仿真結(jié)果,并在12.5MHz的時鐘頻率下對所設(shè)計的NANDFlash控制器進行了FPGA驗證,仿真驗證結(jié)