已閱讀1頁，還剩37頁未讀， 繼續(xù)免費(fèi)閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、高密度等離子體淀積和刻蝕技術(shù)在超大規(guī)模集成電路制造中是必須的。等離子體工藝將引起流過柵氧的直流電流，導(dǎo)致等離子體損傷。隨著集成電路尺寸的減小和多重布線的發(fā)展這個(gè)問題會(huì)變得越來越嚴(yán)重。
等離子體損傷的形成主要是由等離子體條件、器件結(jié)構(gòu)、柵氧質(zhì)量決定。我們根據(jù)工藝線實(shí)際情況設(shè)計(jì)了測(cè)試結(jié)構(gòu)和工藝流程，主要考查0.6um和0.8um工藝流程、流程相關(guān)工藝和設(shè)備，將目前條件下工藝線的工藝設(shè)備進(jìn)行評(píng)價(jià)分析，根據(jù)測(cè)試結(jié)果，在0.6um工藝流
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 集成電路制造流程
- 集成電路制造論文
- 集成電路制造工藝教案
- 集成電路制造工藝流程
- 高密度等離子體輔助CVD工藝在集成電路制造中應(yīng)用與改善.pdf
- 集成電路制造公司名稱
- 集成電路芯片制造企業(yè)調(diào)研表
- 集成電路制造工藝論文格式要求
- 深亞微米集成電路可制造性設(shè)計(jì)研究.pdf
- 《集成電路工藝原理芯片制造》課程試題
- 集成電路代換
- 集成電路等離子體濺射磁控管旋轉(zhuǎn)軌跡控制系統(tǒng).pdf
- H集成電路制造公司SPC系統(tǒng)的構(gòu)建.pdf
- 集成電路-芯片的發(fā)展歷史設(shè)計(jì)與制造
- 集成電路制造工藝流程之詳細(xì)解答
- CMOS集成電路ESD研究.pdf
- 集成電路概述
- 集成電路測(cè)試方法研究
- 集成電路HPM損傷的計(jì)算機(jī)模擬.pdf
- 描述集成電路制造過程基于卷積核的可制造性模型研究.pdf
評(píng)論
0/150
提交評(píng)論