集成電路-芯片的發(fā)展歷史設(shè)計與制造

1、第二講 集成電路芯片的發(fā)展歷史、設(shè)計與制造,北京科技大學(xué)計算機(jī)系,提綱,集成電路芯片及其發(fā)展歷史集成電路芯片的設(shè)計與制造,計算機(jī)科學(xué)發(fā)展的動力，一部分來自計算機(jī)理論的發(fā)展，但主要來自集成電路芯片性能的大幅提高。 集成電路芯片性能提高大致符合摩爾定律，即處理器(CPU)的功能和復(fù)雜性每年(其后期減慢為18個月)會增加一倍，而成本卻成比例地遞減。 集成電路生產(chǎn)工藝的提高，縮小了單管的尺寸，提高了芯片的集成度與工作頻率，降低了工作電壓

2、。,1 集成電路芯片及其發(fā)展歷史,什么是集成電路與芯片CPU的結(jié)構(gòu)集成電路發(fā)展歷史我國集成電路發(fā)展歷史,一、什么是集成電路與芯片1. 集成電路 集成電路（integrated circuit）是一種微型電子器件或部件?！　〔捎靡欢ǖ墓に嚕岩粋€電路中所需的晶體管、二極管、電阻、電容和電感等元件及布線互連一起，制作在一小塊或幾小塊半導(dǎo)體晶片或介質(zhì)基片上，然后封裝在一個管殼內(nèi)，成為具有所需電路功能的微型結(jié)構(gòu)。　　其中

3、所有元件在結(jié)構(gòu)上已組成一個整體，這樣，整個電路的體積大大縮小，且引出線和焊接點(diǎn)的數(shù)目也大為減少，從而使電子元件向著微小型化、低功耗和高可靠性方面邁進(jìn)了一大步。,優(yōu)點(diǎn)：體積小；重量輕；成本低；性能好；可靠性高；壽命長；便于大規(guī)模生產(chǎn),2. 芯片 　芯片是計算機(jī)基本的電路元件的載體。計算機(jī)中的許許多多半導(dǎo)體、晶體管、電阻、電容等元件都得裝在芯片上面，形成集成電路?！　⌒酒墓δ苁菍斎氲男畔⑦M(jìn)行加工。芯片尺寸越小，電

4、腦的體積就越小，裝置的晶體管等元件越多，計算機(jī)的功能就越先進(jìn)。,芯片的分類：（1）CPU芯片：計算機(jī)內(nèi)對數(shù)據(jù)進(jìn)行處理和控制的部件（2）存儲芯片：用于記錄電子產(chǎn)品中的各種格式的數(shù)據(jù)（3）數(shù)字多媒體芯片：,芯片設(shè)計：設(shè)計出符合應(yīng)用需求的電路，并將其集成在芯片上。,3. 半導(dǎo)體材料及芯片的歷史 　　第一代：以硅材料為代表的第一代半導(dǎo)體材料目前仍然是最主要的半導(dǎo)體器件材料。但是硅材料帶隙(禁帶)較窄和擊穿電場較低等物理屬性的特點(diǎn)限制了其

5、在光電子領(lǐng)域和高頻高功率器件方面的應(yīng)用?！　〉诙?0世紀(jì)90年代以來，隨著無線通信的飛速發(fā)展和以光纖通信為基礎(chǔ)的信息高速公路與互聯(lián)網(wǎng)的興起，以砷化鎵(GaAs)和磷化銦(InP)為代表的第二代半導(dǎo)體材料開始嶄露頭角。目前GaAs幾乎壟斷了手機(jī)制造中的功放器件市場。 　　第三代：第三代半導(dǎo)體材料的興起以GaN(氮化鎵)材料P型摻雜的突破為起點(diǎn)，以高亮度藍(lán)光發(fā)光二極管(LED)和藍(lán)光激光器研制成功為標(biāo)志的。,4.集成電路的分類　(

6、1)按功能結(jié)構(gòu)分類 　按集成電路功能、結(jié)構(gòu)的不同，可以分為模擬集成電路和數(shù)字集成電路兩大類?！?2)按制作工藝分類 　按集成電路制作工藝可分為半導(dǎo)體集成電路和薄膜集成電路。膜集成電路又分類厚膜集成電路和薄膜集成電路。 　(3)按集成度高低分類 按集成電路集成度高低的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路。,(4)按導(dǎo)電類型不同分類 按集成電路導(dǎo)電類型可分為雙極型集成電路和單

7、極型集成電路。雙極型集成電路：制作工藝復(fù)雜，功耗大。典型代表有TTL、ECL、HTL等；單極型集成電路：制作工藝簡單，功耗較低，易于制成大規(guī)模集成電路。典型代表有CMOS、NMOS、PMOS等?！?5)按用途分類 按集成電路用途可分為電視機(jī)用集成電路、音響用集成電路、影碟機(jī)用集成電路、錄像機(jī)用集成電路、電腦（微機(jī)）用集成電路…,5.摩爾定律　 Intel公司的主席戈登·摩爾在1965年指出：芯片中的晶體管和電

8、阻器的數(shù)量每年可以翻一番。 　1975年，摩爾修正了摩爾定律，他認(rèn)為：每隔18個月，芯片中晶體管的數(shù)量可以翻一番。,集成度：1000萬~10億線寬：2~0.045µm40多年的實(shí)踐證明，預(yù)測準(zhǔn)確。集成電路生產(chǎn)工藝的提高（2/1/0.8/0.6/0.5/0.35/0.25/0.18/0.13um/ 90/65/45/32nm)，縮小了單管的尺寸，提高了芯片的集成度與工作頻率，降低了工作電壓。今后可再用10年？,Inte

9、l的目標(biāo)是在2022年使用4納米的工藝。但只有22納米的目標(biāo)是比較可行的，以后的目標(biāo)有待技術(shù)突破。,高功耗對芯片可靠性的影響,高功耗導(dǎo)致了高的工作溫度(102W的Prescott，標(biāo)稱工作溫度為74度)。 高的工作溫度使各種輕微物理缺陷所造成的故障顯現(xiàn)出來，如橋接故障。 高的工作溫度使連線電阻變大，使線延時增加，時延故障變得嚴(yán)重起來。同時溫度的提高，使漏電流增加，降低工作電壓，使門延時增加，同樣使時延故障變得嚴(yán)重起來。同時漏電流增

10、加，還會導(dǎo)致P/G網(wǎng)的失效。,P4-2GHz的風(fēng)扇,半導(dǎo)體+風(fēng)冷的復(fù)合制冷裝置,6. IC的普及 　 僅僅在其開發(fā)后半個世紀(jì)，集成電路變得無處不在，電腦，手機(jī)和其他數(shù)字電器成為現(xiàn)代社會結(jié)構(gòu)不可缺少的一部分。這是因為，現(xiàn)代計算，交流，制造和交通系統(tǒng)，包括互聯(lián)網(wǎng)，全都依賴于集成電路的存在。 甚至很多學(xué)者認(rèn)為有集成電路帶來的數(shù)字革命是人類歷史中最重要的事件。,最先進(jìn)的集成電路是微處理器或多核處理器的"核心(cor

11、es)",可以控制電腦到手機(jī)到數(shù)字微波爐的一切。 存儲器和ASIC是其他集成電路家族的例子，對于現(xiàn)代信息社會非常重要。,二、CPU的結(jié)構(gòu)　　1. CPU 　CPU是中央處理單元(central processing Unit)的縮寫，簡稱為微處理器(microprocessor)，人們直接稱其為處理器(processor)?！　PU主要由運(yùn)算器、控制器、寄存器組和內(nèi)部總線等構(gòu)成， 是計算機(jī)的核心，它的作用

12、和大腦更相似，它負(fù)責(zé)處理、運(yùn)算計算機(jī)內(nèi)部的所有數(shù)據(jù)，而主板芯片組則更像是心臟，它控制著數(shù)據(jù)的交換。CPU的種類決定了你使用的操作系統(tǒng)和相應(yīng)的軟件。 處理器是計算機(jī)的核心，再配上儲存器、輸入/輸出接口和系統(tǒng)總線組成為完整的計算機(jī)。,2. CPU新技術(shù)1) Core（酷睿） 英特爾2006年7月份將推出的是65納米“Merom用于移動計算機(jī)T”，“Conroe用于桌面計算機(jī)E”，“Woodcrest用于服務(wù)器XE

13、ON ITANIUM”雙內(nèi)核處理。Core是英特爾最新的一種處理器微架構(gòu)。,2) Nehalem（迅馳） 2008年1月8日，英特爾公司發(fā)布了首批基于英特爾Nehalem（迅馳）處理器技術(shù)筆記本上的45納米（nm）處理器。,Nehalem是用于服務(wù)器的雙路CPU。Nehalem是4核心、8線程、64bit、4超標(biāo)量發(fā)射、亂序執(zhí)行的CPU，有16級流水線、48bit虛擬尋址和40bit物理尋址。Nehalem還是基本建立在

14、Core微架構(gòu)（Core Microarchitecture）的骨架上，外加增添了SMT、3層Cache、TLB和分支預(yù)測的等級化、IMC、QPI和支持DDR3等技術(shù)。比起從Pentium 4的NetBurst架構(gòu)到Core 微架構(gòu)的較大變化來說，從Core 微架到Nehalem架構(gòu)的基本核心部分的變化則要小一些，因為Nehalem還是4指令寬度的解碼/重命名/撤銷。,三、集成電路發(fā)展歷史　1947年：貝爾實(shí)驗室肖克萊等人發(fā)明了晶體管

15、，這是微電子技術(shù)發(fā)展中第一個里程碑；　1950年：結(jié)型晶體管誕生；　1950年： R Ohl和肖特萊發(fā)明了離子注入工藝；　1951年：場效應(yīng)晶體管發(fā)明；　1956年：C S Fuller發(fā)明了擴(kuò)散工藝；　1958年：仙童公司Robert Noyce與德儀公司基爾比間隔數(shù)月分別發(fā)明了集成電路，開創(chuàng)了世界微電子學(xué)的歷史； 　1960年：H H Loor和E Castellani發(fā)明了光刻工藝；　1962年：美國RCA公司研制出

16、MOS場效應(yīng)晶體管；　1963年：F.M.Wanlass和C.T.Sah首次提出CMOS技術(shù)，今天，95%以上的集成電路芯片都是基于CMOS工藝；　1964年：Intel的摩爾提出摩爾定律，預(yù)測晶體管集成度將會每18個月增加1倍；,1966年：美國RCA公司研制出CMOS集成電路，并研制出第一塊門陣列（50門）；　1967年：應(yīng)用材料公司（Applied Materials）成立，現(xiàn)已成為全球最大的半導(dǎo)體設(shè)備制造公司；　1971

17、年：Intel推出1kb動態(tài)隨機(jī)存儲器（DRAM），標(biāo)志著大規(guī)模集成電路出現(xiàn)；　1971年：全球第一個微處理器4004由Intel公司推出，采用的是MOS工藝，這是一個里程碑式的發(fā)明；　1974年：RCA公司推出第一個CMOS微處理器1802；　1976年：16kb DRAM和4kb SRAM問世；　1978年：64kb動態(tài)隨機(jī)存儲器誕生，不足0.5平方厘米的硅片上集成了14萬個晶體管，標(biāo)志著超大規(guī)模集成電路（VLSI）時代的來

18、臨；　1979年：Intel推出5MHz 8088微處理器，之后，IBM基于8088推出全球第一臺PC；,1981年：256kb DRAM和64kb CMOS SRAM問世；　1984年：日本宣布推出1Mb DRAM和256kb SRAM；　1985年：80386微處理器問世，20MHz；　1988年：16M DRAM問世，1平方厘米大小的硅片上集成有3500萬個晶體管，標(biāo)志著進(jìn)入甚大規(guī)模集成電路（ULSI）階段；　1989年

19、：1Mb DRAM進(jìn)入市場；　1989年：486微處理器推出，25MHz，1μm工藝，后來50MHz芯片采用 0.8μm工藝；　1992年：64M位隨機(jī)存儲器問世；　1993年：66MHz奔騰處理器推出,采用0.6μｍ工藝；　1995年：Pentium Pro, 133MHz，采用0.6-0.35μｍ工藝；　1997年：300MHz奔騰Ⅱ問世,采用0.25μｍ工藝；　1999年：奔騰Ⅲ問世，450MHz，采用0.25μｍ工藝

20、，后采用0.18μm工藝；,2000年: 1Gb RAM投放市場；　2000年：奔騰4問世，1.5GHz，采用0.18μｍ工藝；　2001年：Intel宣布2001年下半年采用0.13μｍ工藝。 2003年：奔騰4 E系列推出，采用90nm工藝。 2005年：intel 酷睿2系列上市，采用65nm工藝。 2007年：基于全新45納米High-K工藝的intel酷睿2 E7/E8/E9上市。 2009年：in

21、tel酷睿i系列全新推出，創(chuàng)紀(jì)錄采用了領(lǐng)先的32納米工藝， 并且下一代22納米工藝正在研發(fā)。,四、我國集成電路發(fā)展史 我國集成電路產(chǎn)業(yè)誕生于六十年代，共經(jīng)歷了三個發(fā)展階段：　　1965年-1978年：以計算機(jī)和軍工配套為目標(biāo)，以開發(fā)邏輯電路為主要產(chǎn)品，初步建立集成電路工業(yè)基礎(chǔ)及相關(guān)設(shè)備、儀器、材料的配套條件；　　1978年-1990年：主要引進(jìn)美國二手設(shè)備，改善集成電路裝備水平，在“治散治亂”的同時，以

22、消費(fèi)類整機(jī)作為配套重點(diǎn)，較好地解決了彩電集成電路的國產(chǎn)化；　　1990年-2000年：以908工程、909工程為重點(diǎn)，以CAD為突破口，抓好科技攻關(guān)和北方科研開發(fā)基地的建設(shè)，為信息產(chǎn)業(yè)服務(wù)，集成電路行業(yè)取得了新的發(fā)展。,2001年到2010年這10年間，我國集成電路產(chǎn)量的年均增長率超過25%，集成電路銷售額的年均增長率則達(dá)到23%。 2010年國內(nèi)集成電路產(chǎn)量達(dá)到640億塊，銷售額超過1430億元，分別是2001年的

23、10倍和8倍。中國集成電路產(chǎn)業(yè)規(guī)模已經(jīng)由2001年不足世界集成電路產(chǎn)業(yè)總規(guī)模的2%提高到2010年的近9%。中國成為過去10年世界集成電路產(chǎn)業(yè)發(fā)展最快的地區(qū)之一。國內(nèi)集成電路市場規(guī)模也由2001年的1140億元擴(kuò)大到2010年的7350億元，擴(kuò)大了6.5倍。 國內(nèi)集成電路產(chǎn)業(yè)規(guī)模與市場規(guī)模之比始終未超過20%。如扣除集成電路產(chǎn)業(yè)中接受境外委托代工的銷售額，則中國集成電路市場的實(shí)際國內(nèi)自給率還不足10%，國內(nèi)市場所需的集成電

24、路產(chǎn)品主要依靠進(jìn)口。 近幾年國內(nèi)集成電路進(jìn)口規(guī)模迅速擴(kuò)大，2010年已經(jīng)達(dá)到創(chuàng)紀(jì)錄的1570億美元，集成電路已連續(xù)兩年超過原油成為國內(nèi)最大宗的進(jìn)口商品。與巨大且快速增長的國內(nèi)市場相比，中國集成電路產(chǎn)業(yè)雖發(fā)展迅速但仍難以滿足內(nèi)需要求。,當(dāng)前以移動互聯(lián)網(wǎng)、三網(wǎng)融合、物聯(lián)網(wǎng)、云計算、智能電網(wǎng)、新能源汽車為代表的戰(zhàn)略性新興產(chǎn)業(yè)快速發(fā)展，將成為繼計算機(jī)、網(wǎng)絡(luò)通信、消費(fèi)電子之后，推動集成電路產(chǎn)業(yè)發(fā)展的新動力。工信部預(yù)計，國內(nèi)集成電路市

25、場規(guī)模到2015年將達(dá)到12000億元。 我國集成電路產(chǎn)業(yè)發(fā)展的生態(tài)環(huán)境亟待優(yōu)化，設(shè)計、制造、封裝測試以及專用設(shè)備、儀器、材料等產(chǎn)業(yè)鏈上下游協(xié)同性不足，芯片、軟件、整機(jī)、系統(tǒng)、應(yīng)用等各環(huán)節(jié)互動不緊密。 “十二五”期間，中國將積極探索集成電路產(chǎn)業(yè)鏈上下游虛擬一體化模式，充分發(fā)揮市場機(jī)制作用，強(qiáng)化產(chǎn)業(yè)鏈上下游的合作與協(xié)同，共建價值鏈。培育和完善生態(tài)環(huán)境，加強(qiáng)集成電路產(chǎn)品設(shè)計與軟件、整機(jī)、系統(tǒng)及服務(wù)的有機(jī)連接，實(shí)現(xiàn)

26、各環(huán)節(jié)企業(yè)的群體躍升，增強(qiáng)電子信息大產(chǎn)業(yè)鏈的整體競爭優(yōu)勢。,2 集成電路芯片的設(shè)計與制造,什么是SoC什么是CMOS芯片制造工藝流程 芯片的封裝技術(shù)國內(nèi)芯片設(shè)計制造的研究現(xiàn)狀,一、什么是SoC 1.SoC技術(shù)的發(fā)展 　 集成電路的發(fā)展已有40多 年的歷史，它一直遵循摩爾所指示的規(guī)律推進(jìn)，現(xiàn)已進(jìn)入深亞微米，乃至納米階段。 　由于信息市場的需求和微電子自身的發(fā)展，引發(fā)了以微細(xì)加工（集成電路特征尺寸不斷縮小

27、）為主要特征的多種工藝集成技術(shù)和面向應(yīng)用的系統(tǒng)級芯片的發(fā)展。 隨著半導(dǎo)體產(chǎn)業(yè)進(jìn)入超深亞微米乃至納米加工時代，在單一集成電路芯片上就可以實(shí)現(xiàn)一個復(fù)雜的電子系統(tǒng)，諸如手機(jī)芯片、數(shù)字電視芯片、DVD 芯片等。在未來幾年內(nèi)，上億個晶體管、幾千萬個邏輯門都可望在單一芯片上實(shí)現(xiàn)。 　SoC ( System - on - Chip)設(shè)計技術(shù)始于20世紀(jì)90年代中期，隨著半導(dǎo)體工藝技術(shù)的發(fā)展，IC設(shè)計者能夠?qū)⒂鷣碛鷱?fù)雜的功能集

28、成到單硅片上，SoC正是在集成電路( IC)向集成系統(tǒng)( IS)轉(zhuǎn)變的大方向下產(chǎn)生的。,2. SoC基本概念 　　SoC稱為系統(tǒng)級芯片，也稱為片上系統(tǒng)，意指它是一個產(chǎn)品，是一個有專用目標(biāo)的集成電路，其中包含完整系統(tǒng)并有嵌入軟件的全部內(nèi)容。同時SoC又是一種技術(shù)，用以實(shí)現(xiàn)從確定系統(tǒng)功能開始，到軟/硬件劃分，并完成設(shè)計的整個過程。 從狹義角度講， SoC是信息系統(tǒng)核心的芯片集成，是將系統(tǒng)關(guān)鍵部件集成在一塊芯片上；

29、 從廣義角度講， SoC是一個微小型系統(tǒng)。　　20世紀(jì)90年代中期，因使用ASIC（一種為專門目的而設(shè)計的集成電路 ）實(shí)現(xiàn)芯片組受到啟發(fā)，萌生應(yīng)該將完整計算機(jī)所有不同的功能塊一次直接集成于一顆硅片上的想法。這種芯片，初始起名叫System on a Chip (SoC)，直譯的中文名是系統(tǒng)級芯片。,SoC定義的基本內(nèi)容主要表現(xiàn)在兩方面：SoC的構(gòu)成； SoC的構(gòu)成可以是系統(tǒng)級芯片控制邏輯模塊、微處理器/微控制器CPU

30、 內(nèi)核模塊、數(shù)字信號處理器DSP模塊、嵌入的存儲器模塊、和外部進(jìn)行通訊的接口模塊、含有ADC /DAC 的模擬前端模塊、電源提供和功耗管理模塊。對于一個無線SoC還有射頻前端模塊、用戶定義邏輯(它可以由FPGA 或ASIC實(shí)現(xiàn))以及微電子機(jī)械模塊； 更重要的是一個SoC 芯片內(nèi)嵌有基本軟件(RDOS或COS以及其他應(yīng)用軟件)模塊或可載入的用戶軟件等。SoC形成過程。,SoC形成或產(chǎn)生過程包含以下三個方面：　　1) 基于單

31、片集成系統(tǒng)的軟硬件協(xié)同設(shè)計和驗證； 　　2) 開發(fā)和研究IP核生成及復(fù)用技術(shù)，特別是大容量的存儲模塊嵌入的重復(fù)應(yīng)用等；　　3) 超深亞微米(UDSM) 、納米集成電路的設(shè)計理論和技術(shù)。3. SoC設(shè)計的關(guān)鍵技術(shù) 　　SoC設(shè)計的關(guān)鍵技術(shù)主要包括：總線架構(gòu)技術(shù)、IP核可復(fù)用技術(shù)、軟硬件協(xié)同設(shè)計技術(shù)、SoC驗證技術(shù)、可測性設(shè)計技術(shù)、低功耗設(shè)計技術(shù)、超深亞微米電路實(shí)現(xiàn)技術(shù)等， 此外還要做嵌入式軟件移植、開發(fā)研究，是一門

32、跨學(xué)科的新興研究領(lǐng)域。,用SoC 技術(shù)設(shè)計系統(tǒng)芯片，一般先要進(jìn)行軟硬件劃分，將設(shè)計分為：芯片硬件設(shè)計和軟件協(xié)同設(shè)計兩部分。芯片硬件設(shè)計包括：(1)功能設(shè)計階段?！　≡O(shè)計人員產(chǎn)品的應(yīng)用場合，設(shè)定一些諸如功能、操作速度、接口規(guī)格、環(huán)境溫度及消耗功率等規(guī)格，以做為將來電路設(shè)計時的依據(jù)。更可進(jìn)一步規(guī)劃軟件模塊及硬件模塊該如何劃分，哪些功能該整合于SOC 內(nèi)，哪些功能可以設(shè)計在電路板上。(2)設(shè)計描述和行為級驗證　　功能設(shè)計完成后，可以

33、依據(jù)功能將SOC 劃分為若干功能模塊，并決定實(shí)現(xiàn)這些功能將要使用的IP 核。此階段將接影響了SOC 內(nèi)部的架構(gòu)及各模塊間傳送的信號，及未來產(chǎn)品的可靠性。決定模塊之后，可以用VHDL 或Verilog 等硬件描述語言實(shí)現(xiàn)各模塊的設(shè)計。接著，利用VHDL 或Verilog 的電路仿真器，對設(shè)計進(jìn)行功能驗證或行為驗證 。,這種功能仿真沒有考慮電路實(shí)際的延遲，但無法獲得精確的結(jié)果。,(3)邏輯綜合　　確定設(shè)計描述正確后，可以使用邏輯綜合工具（

34、synthesizer）進(jìn)行綜合。綜合過程中，需要選擇適當(dāng)?shù)倪壿嬈骷欤╨ogic cell library） ，作為合成邏輯電路時的參考依據(jù)。 硬件語言設(shè)計描述文件的編寫風(fēng)格是決定綜合工具執(zhí)行效率的一個重要因素。事實(shí)上，綜合工具支持的HDL 語法均是有限的，一些過于抽象的語法只適于做為系統(tǒng)評估時的仿真模型，而不能被綜合工具接受。邏輯綜合得到門級網(wǎng)表。(4)門級驗證　　門級功能驗證是寄存器傳輸級驗證。主要的工作是要確認(rèn)

35、經(jīng)綜合后的電路是否符合功能需求，該工作一般利用門電路級驗證工具完成。注意，此階段仿真需要考慮門電路的延遲。(5)布局和布線　　布局指將設(shè)計好的功能模塊合理地安排在芯片上，規(guī)劃好它們的位置。布線指完成各模塊之間互連的連線。注意，各模塊之間的連線通常比較長，因此，產(chǎn)生的延遲會嚴(yán)重影響SOC的性能，尤其在0.25 微米制程以上，這種現(xiàn)象更為顯著。,一般都用全套的cadence（搜ic5141就能找到）。 cadence是一個完整的全定制設(shè)

36、計平臺，包括：schematic composer（管級設(shè)計）；spactre（仿真）；virtuoso（版圖）；calibre（版圖驗證）等。 cadence也有半定制設(shè)計平臺，常用的有NC系列。另外還常用synopsys的hspice，design vision（數(shù)字綜合工具）另外tanner的版圖工具也是業(yè)界比較常用的。,EDA工具,3. SoC的發(fā)展趨勢及存在問題 　　當(dāng)前芯片設(shè)計業(yè)正面臨著一系列的挑戰(zhàn)，系統(tǒng)

37、芯片SoC已經(jīng)成為IC設(shè)計業(yè)界的焦點(diǎn)，SoC性能越來越強(qiáng)，規(guī)模越來越大。SoC芯片的規(guī)模一般遠(yuǎn)大于普通的ASIC，同時由于深亞微米工藝帶來的設(shè)計困難等，使得SoC設(shè)計的復(fù)雜度大大提高。　　在SoC設(shè)計中，仿真與驗證是SoC設(shè)計流程中最復(fù)雜、最耗時的環(huán)節(jié)，約占整個芯片開發(fā)周期的50%～80%，采用先進(jìn)的設(shè)計與仿真驗證方法成為SoC設(shè)計成功的關(guān)鍵?！　oC技術(shù)的發(fā)展趨勢是基于SoC開發(fā)平臺，基于平臺的設(shè)計是一種可以達(dá)到最大程度系統(tǒng)重用

38、的面向集成的設(shè)計方法，分享IP核開發(fā)與系統(tǒng)集成成果，不斷重整價值鏈，在關(guān)注面積、延遲、功耗的基礎(chǔ)上，向成品率、可靠性、EMI 噪聲、成本、易用性等轉(zhuǎn)移，使系統(tǒng)級集成能力快速發(fā)展。 　　當(dāng)前無論在國外還是國內(nèi)，在SoC設(shè)計領(lǐng)域已展開激烈的競爭。,二、什么是CMOS　　CMOS（Complementary Metal Oxide Semiconductor） ，指互補(bǔ)金屬氧化物(PMOS管和NMOS管)共同構(gòu)成的互補(bǔ)型MOS集成電路制造

39、工藝，它的特點(diǎn)是低功耗。,相對于其他邏輯系列，CMOS邏輯電路具有一下優(yōu)點(diǎn)：　　(1)允許的電源電壓范圍寬，方便電源電路的設(shè)計　　(2)邏輯擺幅大，使電路抗干擾能力強(qiáng)　　(3)靜態(tài)功耗低　　(4)隔離柵結(jié)構(gòu)使CMOS期間的輸入電阻極大，從而使CMOS期間驅(qū)動同類邏輯門的能力比其他系列強(qiáng)得多,在計算機(jī)領(lǐng)域，CMOS常指保存計算機(jī)基本啟動信息(如日期、時間、啟動設(shè)置等)的芯片。CMOS是微機(jī)主板上的一塊可讀寫的RAM芯片，主要用來保

40、存當(dāng)前系統(tǒng)的硬件配置和操作人員對某些參數(shù)的設(shè)定。CMOS RAM芯片由系統(tǒng)通過一塊后備電池供電，因此無論是在關(guān)機(jī)狀態(tài)中，還是遇到系統(tǒng)掉電情況，CMOS信息都不會丟失。 　　由于CMOS RAM芯片本身只是一塊存儲器，只具有保存數(shù)據(jù)的功能，所以對CMOS中各項參數(shù)的設(shè)定要通過專門的程序。早期的CMOS設(shè)置程序駐留在軟盤上的(如IBM的PC/AT機(jī)型)，使用很不方便?，F(xiàn)在多數(shù)廠家將CMOS設(shè)置程序做到了 BIOS芯片中，在開機(jī)時通過按下某

41、個特定鍵就可進(jìn)入CMOS設(shè)置程序而非常方便地對系統(tǒng)進(jìn)行設(shè)置，因此這種CMOS設(shè)置又通常被叫做BIOS設(shè)置。,對CMOS中各項參數(shù)的設(shè)定和更新可通過開機(jī)時特定的按鍵實(shí)現(xiàn)（一般是Del鍵）?！　∵M(jìn)入BIOS設(shè)置程序可對CMOS進(jìn)行設(shè)置。一般CMOS設(shè)置習(xí)慣上也被叫做BIOS設(shè)置。 　　CMOS的設(shè)置內(nèi)容大致包含： 　　(1)Standard CMOS Setup標(biāo)準(zhǔn)參數(shù)設(shè)置：，包括日期，時間和軟、硬盤參數(shù)等。 　　(2)BIOS F

42、eatures Setup：設(shè)置一些系統(tǒng)選項。 　　(3)Chipset Features Setup：主板芯片參數(shù)設(shè)置。 　　(4)Power Management Setup：電源管理設(shè)置。 　　(5)PnP/PCI Configuration Setup：即插即用及PCI插件參數(shù)設(shè)置。 　　(6)Integrated Peripherals：整合外設(shè)的設(shè)置。 　　(7)其他：硬盤自動檢測，系統(tǒng)口令，加載缺省設(shè)置，退出等,

43、三、芯片制造工藝流程,芯片設(shè)計：根據(jù)設(shè)計的需求，生成的“圖樣” 晶片制作：過程的復(fù)雜 封裝測試,集成電路的基本制造工藝,生產(chǎn)圓片（Wafer）；在圓片上制造出大量電路單元；圓片測試；按電路單元切割成基片（Die）；封裝成集成電路成品。,1.芯片的原料晶圓  晶圓的成分是硅，硅是由石英沙所精練出來的，晶圓便是硅元素加以純化（99.999%），接著是將些純硅制成硅晶棒，成為制造集成電路的石英半導(dǎo)體的材料，

44、將其切片就是芯片制作具體需要的晶圓。 晶圓越薄，成產(chǎn)的成本越低，但對工藝就要求的越高。2.晶圓涂膜 晶圓涂膜能抵抗氧化以及耐溫能力，其材料為光阻的一種3.晶圓光刻顯影、蝕刻 該過程使用了對紫外光敏感的化學(xué)物質(zhì)，即遇紫外光則變軟。通過控制遮光物的位置可以得到芯片的外形。在硅晶片涂上光致抗蝕劑，使得其遇紫外光就會溶解。這是可以用上第一份遮光物，使得紫外光直射的部分被溶解，這溶解部分接著可用溶劑將其沖走

45、。這樣剩下的部分就與遮光物的形狀一樣了，而這效果正是我們所要的。這樣就得到我們所需要的二氧化硅層。,4、攙加雜質(zhì) 將晶圓中植入離子，生成相應(yīng)的P、N類半導(dǎo)體。 具體工藝是是從硅片上暴露的區(qū)域開始，放入化學(xué)離子混合液中。這一工藝將改變攙雜區(qū)的導(dǎo)電方式，使每個晶體管可以通、斷、或攜帶數(shù)據(jù)。簡單的芯片可以只用一層，但復(fù)雜的芯片通常有很多層，這時候?qū)⑦@一流程不斷的重復(fù)，不同層可通過開啟窗口聯(lián)接起來。這一點(diǎn)類似所層PCB板

46、的制作制作原理。 更為復(fù)雜的芯片可能需要多個二氧化硅層，這時候通過重復(fù)光刻以及上面流程來實(shí)現(xiàn)，形成一個立體的結(jié)構(gòu)。 5、晶圓測試 經(jīng)過上面的幾道工藝之后，晶圓上就形成了一個個格狀的晶粒。通過針測的方式對每個晶粒進(jìn)行電氣特性檢測。 一般每個芯片的擁有的晶粒數(shù)量是龐大的，組織一次針測試模式是非常復(fù)雜的過程，這要求了在生產(chǎn)的時候盡量是同等芯片規(guī)格構(gòu)造的型號的大批量的生產(chǎn)。數(shù)量越大相對成本就會越低，這也是為什

47、么主流芯片器件造價低的一個因素。,6、封裝 將制造完成晶圓固定，綁定引腳，按照需求去制作成各種不同的封裝形式，宇洋這就是同種芯片內(nèi)核可以有不同的封裝形式的原因。比如：DIP、QFP、PLCC、QFN 等等。 這里主要是由用戶的應(yīng)用習(xí)慣、應(yīng)用環(huán)境、市場形式等外圍因素來決定的。7、測試、包裝 經(jīng)過上述工藝流程以后，芯片制作就已經(jīng)全部完成了，這一步驟是將芯片進(jìn)行測試、剔除不良品，以及包裝。,Int

48、egrated Circuits Costs,IC cost =,Die cost + Testing cost + Packaging costFinal test yield,,Die cost =,Wafer costDies per Wafer * Die yield,,Dies per wafer = —,* ( Wafe

49、r_diam / 2)2 Die Area,,* Wafer_diam(2 * Die Area )1/2,,Defects_per_unit_area * Die_Area a,{,- a,,},Die Yield = Wafer yield * 1 +,Die Cost goes roughly with die area4,四、芯片的封裝技術(shù)　　很

50、多人對CPU、內(nèi)存以及芯片組封裝并不了解。封裝是指安裝半導(dǎo)體集成電路芯片用的外殼。它不僅起著安放、固定、密封、保持芯片和增強(qiáng)電熱性能的作用，而且芯片上的接點(diǎn)用導(dǎo)線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導(dǎo)線與其他器件建立連接，從而實(shí)現(xiàn)內(nèi)部芯片與外部電路的連接。因為芯片必須與外界隔離，以防止空氣中的雜質(zhì)對芯片電路的腐蝕而造成電氣性能下降。另一方面，封裝后的芯片也更便于安裝和運(yùn)輸?！　∮捎诜庋b技術(shù)的好壞還直接影響到芯片自身性能的發(fā)

51、揮和與之連接的PCB(印制電路板)的設(shè)計和制造，因此它是至關(guān)重要的。 因此，封裝對CPU以及其他芯片都有著重要的作用。 　　封裝時主要考慮的因素：　　(1)芯片面積與封裝面積之比。為提高封裝效率，盡量接近1：1。 　　(2)引腳要盡量短以減少延遲，引腳間的距離盡量遠(yuǎn)，以保證互不干擾，提高性能。 　　(3)基于散熱的要求，封裝越薄越好。,1.CPU的封裝方式　　CPU封裝是CPU生產(chǎn)過程中的最后一道工序，封裝是采用特定的材料將C

52、PU芯片或CPU模塊固化在其中以防損壞的保護(hù)措施，一般必須在封裝后CPU才能交付用戶使用。　　CPU的封裝方式取決于CPU安裝形式和器件集成設(shè)計，從大的分類來看通常：采用Socket插座進(jìn)行安裝的CPU使用PGA(柵格陣列)方式封裝；采用Slot x槽安裝的CPU則全部采用SEC(單邊接插盒)的形式封裝?！　‖F(xiàn)在還有PLGA(Plastic Land Grid Array)、OLGA(Organic Land Grid Arra

53、y)等封裝技術(shù)。 由于市場競爭日益激烈，目前CPU封裝技術(shù)的發(fā)展方向以節(jié)約成本為主。,(1)早期CPU封裝方式 　　CPU封裝方式可追朔到8088時代，這一代的CPU采用的是DIP雙列直插式封裝。,DIP(DualIn－line Package)指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路(IC)均采用這種封裝形式，其引腳數(shù)一般不超過100個。采用DIP封裝的CPU芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)

54、的芯片插座上?！　‘?dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。DIP封裝的芯片在從芯片插座上插拔時應(yīng)特別小心，以免損壞管腳。這種封裝適合在PCB(印刷電路板)上穿孔焊接，操作方便，但芯片面積與封裝面積之間的比值較大，故體積也較大?！　IP封裝結(jié)構(gòu)形式有：多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP（含玻璃陶瓷封接式，塑料包封結(jié)構(gòu)式，陶瓷低熔玻璃封裝式）等。,QFP（Plastic Quad

55、 Flat Package）封裝的芯片引腳之間距離很小，管腳很細(xì)，一般大規(guī)?；虺笮图呻娐范疾捎眠@種封裝形式，其引腳數(shù)一般在100個以上。　　用這種形式封裝的芯片必須采用SMD（表面安裝設(shè)備技術(shù)）將芯片與主板焊接起來。采用SMD安裝的芯片不必在主板上打孔，一般在主板表面上有設(shè)計好的相應(yīng)管腳的焊點(diǎn)。將芯片各腳對準(zhǔn)相應(yīng)的焊點(diǎn)，即可實(shí)現(xiàn)與主板的焊接。用這種方法焊上去的芯片，如果不用專用工具是很難拆卸下來的?！　FP（Plastic F

56、lat Package）方式封裝的芯片與QFP方式基本相同。唯一的區(qū)別是QFP一般為正方形，而PFP既可以是正方形，也可以是長方形。QFP/PFP封裝適用于SMD表面安裝技術(shù)在PCB電路板上安裝布線以及高頻使用，可靠性較高，封裝面積也比較小。,80286，80386CPU則采用了QFP塑料方型扁平式封裝和PFP塑料扁平組件式封裝。,PGA封裝也叫插針網(wǎng)格陣列封裝技術(shù)（Ceramic Pin Grid Arrau Package），目前C

57、PU的封裝方式基本上是采用PGA封裝，在芯片下方圍著多層方陣形的插針，每個方陣形插針是沿芯片的四周，間隔一定距離進(jìn)行排列的，根據(jù)管腳數(shù)目的多少，可以圍成2～5圈。它的引腳看上去呈針狀，是用插件的方式和電路板相結(jié)合。安裝時，將芯片插入專門的PGA插座。PGA封裝具有插拔操作更方便，可靠性高的優(yōu)點(diǎn)，缺點(diǎn)是耗電量較大。 　從486的芯片開始，出現(xiàn)的一種ZIF(Zero Insertion Force Socket，零插拔力的插座）的C

58、PU插座，使用該封裝技術(shù)的CPU可以很容易、輕松地插入插座中，然后將搬手壓回原處，利用插座本身的特殊結(jié)構(gòu)產(chǎn)生的擠壓力，將CPU的管腳與插座牢牢的接觸，絕對不會存在接觸不良的問題。而拆卸CPU芯片只需將插座的搬手輕輕抬起，則壓力解除，CPU芯片即可輕松取出。 專門用來安裝和拆卸PGA封裝的CPU。,(2)PGA(Pin Grid Array)引腳網(wǎng)格陣列封裝,(3)SEEC（單邊接插卡盒）封裝　　SEEC是Single Edge Con

59、tact Cartridge（單邊接觸卡盒）的縮寫。為了與主板連接，處理器被插入一個插槽。它不使用針腳，而是使用“金手指”觸點(diǎn)，處理器使用這些觸點(diǎn)來傳遞信號。SECC被一個金屬殼覆蓋，這個殼覆蓋了整個卡盒組件的頂端。卡盒的背面是一個熱材料鍍層，充當(dāng)了散熱器。SECC內(nèi)部，大多數(shù)處理器有一個被稱為基體的印刷電路板連接起處理器、二級高速緩存和總線終止電路。SECC封裝用于有 242 個觸點(diǎn)的英特爾奔騰II 處理器和有 330 個觸點(diǎn)的奔騰I

60、I 至強(qiáng)和奔騰 III 至強(qiáng)處理器。(4)SEEC2封裝　　SECC2 封裝與 SECC 封裝相似，除了SECC2 使用更少的保護(hù)性包裝并且不含有導(dǎo)熱鍍層。SECC2 封裝用于一些較晚版本的奔騰II 處理器和奔騰 III 處理器（242 觸點(diǎn)）。,2.內(nèi)存芯片封裝方式　　內(nèi)存顆粒的封裝方式最常見的有SOJ、TSOP II、Tiny-BGA、BLP、μBGA等封裝，而未來趨勢則將向CSP發(fā)展。(1)SOJ（Small Out-L

61、ine J-Lead）小尺寸J形引腳封裝　　SOJ封裝方式是指內(nèi)存芯片的兩邊有一排小的J形引腳，直接黏著在印刷電路板的表面上。它是一種表面裝配的打孔封裝技術(shù)，針腳的形狀就像字母"J"，由此而得名。SOJ封裝一般應(yīng)用在EDO DRAM。,(2)TSOP（Thin Small Outline Package）薄型小尺寸封裝。　　TSOP內(nèi)存封裝技術(shù)的一個典型特征就是在封裝芯片的周圍做出引腳，如SDRAM內(nèi)存的集成電路

62、兩側(cè)都有引腳，SGRAM內(nèi)存的集成電路四面都有引腳。TSOP適合用SMT技術(shù)（表面安裝技術(shù)）在PCB（印制電路板）上安裝布線。TSOP封裝外形尺寸時，寄生參數(shù)(電流大幅度變化時，引起輸出電壓擾動) 減小，適合高頻應(yīng)用，操作比較方便，可靠性也比較高。改進(jìn)的TSOP技術(shù)目前廣泛應(yīng)用于SDRAM內(nèi)存的制造上，不少知名內(nèi)存制造商如三星、現(xiàn)代、Kingston等目前都在采用這項技術(shù)進(jìn)行內(nèi)存封裝。不過，TSOP封裝方式中，內(nèi)存芯片是通過芯片引腳焊接

63、在PCB板上的，焊點(diǎn)和PCB板的接觸面積較小，使得芯片向PCB辦傳熱就相對困難。而且TSOP封裝方式的內(nèi)存在超過150MHz后，會產(chǎn)品較大的信號干擾和電磁干擾。,(3)Tiny-BGA（Tiny Ball Grid Array）小型球柵陣列封裝　　TinyBGA英文全稱為Tiny Ball Grid Array（小型球柵陣列封裝），屬于是BGA封裝技術(shù)的一個分支。它是Kingmax公司于1998年8月開發(fā)成功的，其芯片面積與封裝面積之

64、比不小于1:1.14，可以使內(nèi)存在體積不變的情況下內(nèi)存容量提高2～3倍。 與TSOP封裝產(chǎn)品相比，其具有更小的體積、更好的散熱性能和電性能。采用TinyBGA封裝技術(shù)的內(nèi)存產(chǎn)品在相同容量情況下體積只有TSOP封裝的1/3。TSOP封裝內(nèi)存的引腳是由芯片四周引出的，而TinyBGA則是由芯片中心方向引出。這種方式有效地縮短了信號的傳導(dǎo)距離，信號傳輸線的長度僅是傳統(tǒng)的TSOP技術(shù)的1/4，因此信號的衰減也隨之減少。這樣不僅大

65、幅提升了芯片的抗干擾、抗噪性能，而且提高了電性能。采用TinyBGA封裝芯片可抗高達(dá)300MHz的外頻，而采用傳統(tǒng)TSOP封裝技術(shù)最高只可抗150MHz的外頻。 TinyBGA封裝的內(nèi)存其厚度也更?。ǚ庋b高度小于0.8mm），從金屬基板到散熱體的有效散熱路徑僅有0.36mm。因此，TinyBGA內(nèi)存擁有更高的熱傳導(dǎo)效率，非常適用于長時間運(yùn)行的系統(tǒng)，穩(wěn)定性極佳。,(4)BLP（Bottom Lead PacKage）底部引

66、交封裝　　樵風(fēng)（ALUKA）金條的內(nèi)存顆粒采用特殊的BLP封裝方式，該封裝技術(shù)在傳統(tǒng)封裝技術(shù)的基礎(chǔ)上采用一種逆向電路，由底部直接伸出引腳，其優(yōu)點(diǎn)就是能節(jié)省約90%電路，使封裝尺寸電阻及芯片表面溫度大幅下降?！　『蛡鹘y(tǒng)的TSOP封裝的內(nèi)存顆粒相比，其芯片面積與填充裝面積之比大于1：1.1，明顯要小很多，不僅高度和面積極小，而且電氣特性得到了進(jìn)一步的提高，制造成本也不高，BLP封裝與KINGMAX的TINY-BGA封裝比較相似，BLP的

67、封裝技術(shù)使得電阻值大幅下降，芯片溫度也大幅下降，可穩(wěn)定工作的頻率更高。,(5)SIMM（single in-line memory module）單內(nèi)置內(nèi)存模型　　SIMM模塊包括了一個或多個RAM芯片，這些芯片在一塊小的集成電路板上，利用電路板上的引腳與計算機(jī)的主板相連接。因為用戶需要對內(nèi)存進(jìn)行擴(kuò)展，只需要加入一些新的SIMM就可以了。SIMM根據(jù)內(nèi)存顆粒分布可以分為單面內(nèi)存和雙面內(nèi)存，一般的容量為1、4、16MB的SIMM內(nèi)存都是

68、單面的，更大的容量的SIMM內(nèi)存是雙面的。30線SIMM內(nèi)存條出現(xiàn)較早，根據(jù)當(dāng)時的技術(shù)需要，只支持8位的數(shù)據(jù)傳輸，如要支持32位就必須要有四條30線SIMM內(nèi)存條。這種內(nèi)存條多用在386或早期的486主板上。72線SIMM內(nèi)存條可支持32位的數(shù)據(jù)傳輸，在586主板基本上都提供的是72線SIMM內(nèi)存插槽。需要注意的是，Pentium處理器的數(shù)據(jù)傳輸是64位的，現(xiàn)在采用Intel的Triton或Triton Ⅱ芯片組的586主板需要成對的使

69、用這種內(nèi)存條；而采用SIS芯片組的586主板由于SIS芯片采用了一些特殊的技術(shù)，能夠使用單條的72線內(nèi)存條。,(6)DIMM（dual in-line memory module）雙內(nèi)置存儲模型　　DIMM模塊是目前最常見的內(nèi)存模塊，它是也可以說是兩個SIMM。它是包括有一個或多個RAM芯片在一個小的集成電路板上，利用這塊電路板上的一些引腳可以直接和計算機(jī)主板相連接。一個DIMM有168引腳，這種內(nèi)存條支持64位的數(shù)據(jù)傳輸。DIMM是

70、目前我們使用的內(nèi)存的主要封裝形式，比如SDRAM、DDR SDRAM、RDRAM，其中SDRAM具有168線引腳并且提供了64bit數(shù)據(jù)尋址能力。DIMM的工作電壓一般是3.3v或者5v，并且分為unbuffered和buffered兩種。而SIMM和DIMM內(nèi)存之間不僅僅是引腳數(shù)目的不同，另外在電氣特性、封裝特點(diǎn)上都有明顯的差別，特別是它們的芯片之間的差別相當(dāng)?shù)拇蟆Ｒ驗榘凑赵瓉韮?nèi)存制造方法，制造這種內(nèi)存的時候是不需要把64個芯片組裝在