版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、超大規(guī)模集成電路向著高集成度、片上系統(tǒng)(SOC)以及越來(lái)越高的工作頻率的趨勢(shì)發(fā)展,增加了對(duì)電路可靠性的關(guān)注。隨著CMOS的特征尺寸已經(jīng)進(jìn)入了深亞微米階段,其元器件密度、工作速度以及集成電路規(guī)模逐漸增加,集成電路的能耗密度越來(lái)越大,導(dǎo)致片上溫度越來(lái)越高,從而帶來(lái)的熱問(wèn)題對(duì)集成電路的影響也日益嚴(yán)重。集成電路的功耗密度和工作溫度的提高必然造成集成電路性能和可靠性的降低。集成電路中超過(guò)50%的失效都與熱問(wèn)題相關(guān)。因此,隨著集成電路工藝尺寸的繼續(xù)
2、減小,對(duì)于集成電路中熱問(wèn)題的研究變得非常重要。
本文結(jié)合了電路仿真工具Cadence的Spectre和有限元軟件ANSYS,并借助LinkCAD for ANSYS給出了一個(gè)放大電路的三維芯片級(jí)的穩(wěn)態(tài)熱模擬分析。在Cadence電路設(shè)計(jì)平臺(tái)Spectre下進(jìn)行電路原理圖設(shè)計(jì)、仿真;在Virtuoso下進(jìn)行電路版圖的設(shè)計(jì)與驗(yàn)證,從而得到我們?cè)O(shè)計(jì)的全差分放大電路;利用LinkCADfor ANSYS中將電學(xué)中得到的GDSⅡ文件
3、轉(zhuǎn)換成ANSYS軟件識(shí)別的ANF文件;在ANSYS熱分析軟件中通過(guò)模型建立、參數(shù)設(shè)定、網(wǎng)格劃分、加載求解以及通用后處理完成對(duì)應(yīng)于所設(shè)計(jì)電路的穩(wěn)態(tài)溫度分布圖。
同時(shí)考慮到在解決大規(guī)模集成電路的熱問(wèn)題時(shí),由于熱模型的復(fù)雜程度及運(yùn)算量的巨大,ANSYS并不適用。所以我們研究了一種結(jié)合Cadence公司開(kāi)發(fā)的SKILL語(yǔ)言和有限元熱分析軟件ANSYS對(duì)在Cadence環(huán)境下設(shè)計(jì)的模擬集成電路進(jìn)行穩(wěn)態(tài)熱分析的方法。我們利用Caden
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于有限元方法的集成電路熱分析.pdf
- 太陽(yáng)能電池保護(hù)電路芯片級(jí)集成研制.pdf
- 集成電路芯片封裝的熱—結(jié)構(gòu)數(shù)值模擬分析及優(yōu)化設(shè)計(jì).pdf
- 集成電路測(cè)試方法研究
- 集成電路芯片制造企業(yè)調(diào)研表
- 納米工藝集成電路可尋址測(cè)試芯片的設(shè)計(jì)方法研究.pdf
- CMOS集成電路設(shè)計(jì)中的熱問(wèn)題及其分析方法的研究.pdf
- SOC芯片級(jí)快速驗(yàn)證方法研究.pdf
- 1集成電路芯片封裝概述
- CMOS集成電路門(mén)級(jí)功耗估算方法研究.pdf
- 集成電路分析中的模型降價(jià)方法研究.pdf
- 《集成電路工藝原理芯片制造》課程試題
- 集成電路低功耗測(cè)試方法研究.pdf
- 異步集成電路設(shè)計(jì)方法研究.pdf
- 高速鎖相環(huán)集成電路芯片的設(shè)計(jì).pdf
- CMOS集成電路門(mén)級(jí)平均功耗估算方法研究.pdf
- 集成電路-芯片的發(fā)展歷史設(shè)計(jì)與制造
- 模擬集成電路優(yōu)化方法研究.pdf
- 納米尺度集成電路建模與分析方法研究.pdf
- 集成電路塑料封裝的熱建模及熱應(yīng)力分析.pdf
評(píng)論
0/150
提交評(píng)論