版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、針對現(xiàn)代微處理器和片上系統(tǒng)中時鐘分布的要求,本文對現(xiàn)有的數(shù)字延遲鎖相環(huán)的實現(xiàn)種類進(jìn)行了總結(jié),根據(jù)延遲鎖相環(huán)鎖相速度、面積、功耗等因素的平衡,重點對逐次逼近寄存器式延遲鎖相環(huán)(Successive Approximation Register controlled Delay-Locked Loop,SAR DLL)進(jìn)行了研究。在可變逐次逼近寄存器式延遲鎖相環(huán)的基礎(chǔ)上進(jìn)行了改進(jìn),提出了移位-可變逐次逼近寄存器式延遲鎖相環(huán)。
本文
2、所做的主要工作如下:
1、在可變逐次逼近寄存器式延遲鎖相環(huán)的邏輯控制模塊中增加移位控制模塊,即在傳統(tǒng)的二元搜索算法執(zhí)行前,先運(yùn)行二倍搜索算法,這樣就可以將傳統(tǒng)逐次逼近寄存器式延遲鎖相環(huán)中存在的諧波鎖定問題避免;
2、在移位控制模塊的二倍搜索執(zhí)行完成之后,實現(xiàn)對應(yīng)有效控制字位數(shù)逐次逼近寄存器的二元搜索;
3、增加的死鎖重啟控制模塊克服了傳統(tǒng)逐次逼近寄存器式延遲鎖相環(huán)只能鎖定一次的缺點。當(dāng)延遲鎖相環(huán)第一次進(jìn)入鎖
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 多相位數(shù)字延遲鎖相環(huán)研究與設(shè)計.pdf
- 低抖動延遲鎖相環(huán)的研究.pdf
- CMOS快速鎖定鎖相環(huán)的研究與設(shè)計.pdf
- 全數(shù)字鎖相環(huán)設(shè)計
- 全數(shù)字鎖相環(huán)的設(shè)計
- 快速鎖定數(shù)控鎖相環(huán)的研究和設(shè)計.pdf
- 快速鎖定電荷泵鎖相環(huán)研究與設(shè)計.pdf
- GHz低抖動快速鎖定鎖相環(huán)電路技術(shù)研究.pdf
- 快速鎖定的CMOS電荷泵鎖相環(huán)的研究.pdf
- 32位微處理器數(shù)字CMOS延遲鎖相環(huán)的設(shè)計.pdf
- 智能全數(shù)字鎖相環(huán)的設(shè)計
- 基于延遲鎖相環(huán)的時鐘電路設(shè)計.pdf
- 鎖相環(huán)英文文獻(xiàn)翻譯--高速數(shù)字混合鎖相環(huán)頻率合成器
- 數(shù)字化軟件鎖相環(huán)設(shè)計
- 基于取樣鎖相與數(shù)字鎖相技術(shù)鎖相環(huán)的研究與實現(xiàn).pdf
- CMOS快速鎖定電荷泵鎖相環(huán)的研究與設(shè)計.pdf
- 數(shù)字鎖相環(huán)設(shè)計方法[文獻(xiàn)綜述]
- 鎖相環(huán)大綱
- 模擬鎖相環(huán)
- 實驗五數(shù)字鎖相環(huán)與位同步
評論
0/150
提交評論