基于AdaBoost的SRAM單元失效概率估計算法研究.pdf

1、隨著納米工藝的不斷推進，晶體管尺寸的不斷縮小帶來了集成電路性能和功耗的巨大改善。而集成電路特征尺寸的不斷減小和片上芯片集成度的不斷提高推動著集成電路的設(shè)計方法學(xué)從以器件為中心的第一代設(shè)計方法學(xué)到以互連線為中心的第二代設(shè)計方法學(xué)，直至目前的以可制造性和成品率驅(qū)動為中心的第三代設(shè)計方法學(xué)的變化。晶體管尺寸的不斷減小，由隨機工藝偏差引起的電路穩(wěn)定性問題也日益突出。如何快速準確的預(yù)測成品率，成為集成電路的計算機輔助設(shè)計正面臨新的嚴峻挑戰(zhàn)。

2、>　　當(dāng)前，靜態(tài)隨機存儲器已經(jīng)成為片上系統(tǒng)的主要組成部分。為了保證片上芯片的集成度，靜態(tài)隨機存儲器單元往往采用最先進工藝，其受工藝偏差的影響是最突出的。由于靜態(tài)隨機存儲器由大量重復(fù)結(jié)構(gòu)的單元電路構(gòu)成，為了保證成品率，單個單元電路的失效率要求非常低，屬于極低概率事件，如何精確地仿真靜態(tài)存儲單元的失效概率，是預(yù)測成品率的關(guān)鍵。
　　隨著存儲器容量的爆發(fā)式增長，對單個單元的失效率要求越來越嚴格，傳統(tǒng)的采樣算法已經(jīng)無法適用。本文針對由隨機

3、工藝偏差導(dǎo)致的靜態(tài)隨機存儲單元的極低概率仿真問題，對受工藝偏差影響較大的電路參數(shù)進行建模，結(jié)合機器學(xué)習(xí)和極值理論的相關(guān)算法，提出了基于自適應(yīng)增強的擬重要性采樣算法。
　　針對SRAM存儲單元失效概率估計的問題，主要有兩類方法:確定性算法和統(tǒng)計分析方法。本文著重研究后者，對統(tǒng)計分析方法的發(fā)展做出了詳細的介紹和分析，并在此基礎(chǔ)上提出了本文的算法。本文提出的算法從兩方面著手:通過AdaBoost分類器對樣本點進行篩選，減少對無效采樣點的