高效率LDPC譯碼器的設計和驗證.pdf

1、本文設計了一種適用于IEEE802.16e標準的高效率小面積低密度奇偶校驗碼（LDPC）譯碼器。LDPC碼是近年來信道編碼領域的研究熱點，源于它的編碼增益最接近香濃極限，并已經(jīng)被諸多的無線通信標準采用。
　　本文的設計研究工作圍繞LDPC譯碼器的誤碼率性能、芯片面積、譯碼效率之間的折中展開，重點在于減小芯片面積并提高譯碼效率。在回顧了LDPC碼編譯碼的基本原理的基礎上，用Matlab對三種譯碼簡化算法進行了仿真驗證與評估，結果表明

2、歸一化的簡化算法和基于兩態(tài)網(wǎng)格的簡化算法具有較理想的誤碼率特性。本文采用AISC設計自頂向下（Top-Down）的設計方法完成了譯碼器的設計，包括系統(tǒng)級設計，算法設計，硬件架構設計，綜合及時序分析和版圖設計等。為了減小芯片面積，譯碼器采用類Turbo消息傳遞(Turbo Decoding Message Passing-TDMP)的譯碼技術；為了提高譯碼效率，重新對LDPC碼校驗矩陣進行分析，在此基礎上設計了一種新的硬件架構，該架構是基

3、于乒乓操作的思想，即使用了兩個校驗計算單元輪流從互聯(lián)網(wǎng)絡讀取數(shù)據(jù)進行校驗信息的計算。
　　在UMC0.18μm通用數(shù)字邏輯工藝下，本文設計的譯碼器在工作時鐘頻率為67MHz時，綜合面積為7.19mm2，版圖面積為10.72mm2，譯碼吞吐率最高達到1.1Gbps。通過Matlab和Modelsim的聯(lián)合仿真，實現(xiàn)了對所設計的LDPC譯碼器的功能驗證，仿真結果表明：在信噪比為3dB的高斯可加白噪聲（AWGN）信道下，對隨機碼字譯碼的