基于FPGA的高效CTC譯碼器的設(shè)計(jì)和實(shí)現(xiàn).pdf

1、卷積Turbo碼是一種并行級(jí)聯(lián)的信道編碼方案，它通過(guò)引用一種次優(yōu)的迭代譯碼結(jié)構(gòu)和軟輸入軟輸出的最大后驗(yàn)譯碼算法，在較低的譯碼復(fù)雜度下取得了較優(yōu)性能。卷積Turbo碼的一個(gè)顯著特性就是在編碼和譯碼結(jié)構(gòu)中引用了交織器，使得卷積Turbo碼具有近似偽隨機(jī)長(zhǎng)碼的特性，極大的降低了碼字的相關(guān)性，在AWGN信道下的仿真結(jié)果表明，卷積Turbo碼的性能可逼近Shannon限。 本文在對(duì)CTC編譯碼結(jié)構(gòu)和原理進(jìn)行深入理解的基礎(chǔ)上，通過(guò)計(jì)算機(jī)仿真

2、對(duì)當(dāng)前主流的CTC譯碼算法的計(jì)算復(fù)雜度和性能進(jìn)行了分析比較，采用了一種低復(fù)雜度、高性能的增強(qiáng)型Max-Log-MAP譯碼算法，完成了CTC譯碼器的設(shè)計(jì)與實(shí)現(xiàn)，獲得了較好的譯碼效果。 在分析BCJR算法的基礎(chǔ)上，詳細(xì)討論了CTC應(yīng)用中的符號(hào)MAP算法、Log-MAP算法、Max-Log-MAP算法和非二進(jìn)制符號(hào)增強(qiáng)型Max-log-MAP譯碼算法，以及Turbo碼的一種分支SOVA算法的實(shí)現(xiàn)方案，并對(duì)以上算法的實(shí)現(xiàn)復(fù)雜度、性能進(jìn)行

3、了比較。 完成基于C語(yǔ)言的CTC仿真平臺(tái)，在AWGN信道下CTC譯碼器進(jìn)行了仿真分析，對(duì)影響CTC譯碼器的一些關(guān)鍵參數(shù)進(jìn)行了比較和討論，確定在AWGN信道下設(shè)計(jì)CTC譯碼器的最佳方案。 在對(duì)CTC譯碼器設(shè)計(jì)時(shí)，采用了交織器、滑動(dòng)窗技術(shù)，完成了CTC譯碼器的Verilog描述、仿真，并將得到的仿真結(jié)果進(jìn)一步和C語(yǔ)言下的CTC仿真結(jié)果進(jìn)行比較，表明其性能接近C語(yǔ)言仿真模型。驗(yàn)證CTC譯碼器時(shí)，完成了FPGA原型驗(yàn)證方案，并在