版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、低密度奇偶校驗(yàn)碼(LDPC碼)是繼Turbo碼后信道編譯碼領(lǐng)域又一重要進(jìn)展,自從上世紀(jì)60年代提出和90年代被重新發(fā)現(xiàn),其以接近Shannon限的優(yōu)異性能和較低的譯碼復(fù)雜度一直受到編碼研究者的熱衷。目前,LDPC碼已被DVB-S2、WiMax系統(tǒng)等做為編碼標(biāo)準(zhǔn),也已被4G通信作為重點(diǎn)關(guān)注的糾錯編碼方案,應(yīng)用前景甚為廣闊。
本文以LDPC碼譯碼算法為重點(diǎn),在分析兩類經(jīng)典譯碼算法的基礎(chǔ)上,提出了一種改進(jìn)的基于循環(huán)檢測的硬判決譯碼算
2、法,并結(jié)合硬件FPGA設(shè)計(jì)了NMS算法的譯碼器。本文所作詳細(xì)工作如下:
第一:在討論了LDPC碼基本概念原理同時(shí),對LDPC碼編碼方案及其復(fù)雜度分析,并就LDPC碼構(gòu)造方案進(jìn)行了比較,仿真分析(非)規(guī)則碼的性能以及校驗(yàn)矩陣H中四環(huán)對碼性能的影響。
第二:就譯碼糾錯性能和復(fù)雜度兩個方面,重點(diǎn)研究了LDPC碼兩類譯碼算法,對硬判決算法(BF算法,WBF算法,MWBF算法,RRWBF算法)和以BP算法為基礎(chǔ)改進(jìn)的幾種軟判決
3、譯碼算法(對數(shù)域BP算法,MS算法及歸一化最小和NMS算法和OMS算法)進(jìn)行詳細(xì)分析比較,并在此基礎(chǔ)上提出一種基于“循環(huán)檢測”的NBF/LD硬判決算法,并對此算法和其它硬判決譯碼算法比較,仿真表明該算法在運(yùn)算復(fù)雜度不是很高的情況下譯碼性能改善明顯。
第三:基于FPGA譯碼器的設(shè)計(jì),綜合考慮邏輯資源與時(shí)鐘頻率,選擇采用部分并行譯碼方式,設(shè)計(jì)了NMS算法的譯碼器。分析影響NMS算法的各種參數(shù),給出了譯碼器各結(jié)構(gòu)模塊實(shí)現(xiàn)方案,運(yùn)用V
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- LDPC碼譯碼器FPGA實(shí)現(xiàn)研究.pdf
- LDPC碼迭代譯碼器的FPGA實(shí)現(xiàn).pdf
- 基于FPGA的LDPC碼的研究及譯碼器的設(shè)計(jì).pdf
- LDPC碼的高速編譯碼器設(shè)計(jì)及FPGA實(shí)現(xiàn).pdf
- 基于FPGA的LDPC碼譯碼器的實(shí)現(xiàn).pdf
- 偽隨機(jī)LDPC碼的編譯碼器設(shè)計(jì)及FPGA實(shí)現(xiàn).pdf
- 準(zhǔn)循環(huán)LDPC碼的編譯碼器設(shè)計(jì)及FPGA實(shí)現(xiàn).pdf
- LDPC碼高效編譯碼器設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
- 基于FPGA的LDPC譯碼器設(shè)計(jì).pdf
- 碼率兼容QC-LDPC碼的譯碼器設(shè)計(jì)及FPGA實(shí)現(xiàn).pdf
- 基于FPGA的LDPC碼高速譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 可配置LDPC碼譯碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的多元LDPC碼編譯碼器設(shè)計(jì)與實(shí)現(xiàn).pdf
- QC-LDPC碼設(shè)計(jì)和分層譯碼器的FPGA實(shí)現(xiàn).pdf
- LDPC碼譯碼算法的優(yōu)化及譯碼器的設(shè)計(jì).pdf
- 基于fpga的多元ldpc碼編譯碼器設(shè)計(jì)與實(shí)現(xiàn)
- 基于Replacement的LDPC碼構(gòu)造及譯碼器設(shè)計(jì).pdf
- LDPC碼譯碼器的研究與實(shí)現(xiàn).pdf
- LDPC碼編譯碼器的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于EMS算法的多元LDPC碼譯碼器設(shè)計(jì)與FPGA實(shí)現(xiàn).pdf
評論
0/150
提交評論