電源地平面對的噪聲抑制技術(shù)研究.pdf

1、隨著電子信息技術(shù)的高速發(fā)展，集成電路的時鐘頻率已達(dá)吉赫茲以上，片內(nèi)布局布線愈發(fā)復(fù)雜，信號的上升下降時間更加陡峭，這些問題都給集成電路可靠性帶來巨大挑戰(zhàn)。相對于傳統(tǒng)電路系統(tǒng)，當(dāng)前高速電路的功能多樣化、多電壓島域、數(shù)模混合等方面都使得電路系統(tǒng)更加復(fù)雜，兼顧這些因素就帶來了一系列的電源完整性(PI)的問題。而現(xiàn)今電源完整性問題已經(jīng)成為集成電路發(fā)展的一個瓶頸。其中如何抑制電源分配網(wǎng)絡(luò)中的噪聲更成為研究的熱點。
　　本文圍繞電源完整性中噪聲

2、抑制方面展開，首先介紹了電源分配網(wǎng)絡(luò)的基本原理，重點討論了電源地平面對結(jié)構(gòu)。在此基礎(chǔ)上，引入了兩種噪聲抑制方法：添加去耦電容和電磁帶隙結(jié)構(gòu)(EBG)。通過建立相關(guān)模型和系統(tǒng)仿真的方法對去耦電容的布局和取值進(jìn)行研究以提高其對電源地平面對的噪聲抑制作用效果，并從阻抗角度探索了此方法對同步開關(guān)噪聲的抑制影響。在電磁帶隙結(jié)構(gòu)的噪聲抑制方面，通過共面型EBG等效原理引出EBG結(jié)構(gòu)設(shè)計方法。結(jié)合互補(bǔ)開口環(huán)諧振器（CSRR）結(jié)構(gòu)，提出了一種新型超寬帶