M-DSP定點(diǎn)運(yùn)算單元及混洗單元的設(shè)計(jì)驗(yàn)證與優(yōu)化.pdf

1、隨著航空航天、通信、醫(yī)療等領(lǐng)域中數(shù)據(jù)處理量的增大以及實(shí)時(shí)信息處理能力的需求提升，使得高性能DSP（Digital Signal Processing）成為國內(nèi)外的研究熱點(diǎn)。M-DSP是一款自主研發(fā)的32位高性能DSP，采用11發(fā)射的超長指令字（VLIW）體系結(jié)構(gòu)，擁有強(qiáng)大的并行計(jì)算能力，在40nm工藝下主頻達(dá)1GHz。本文基于M-DSP的研發(fā)平臺，完成IALU單元和混洗單元的設(shè)計(jì)、優(yōu)化、驗(yàn)證工作，主要內(nèi)容如下：
　　一、根據(jù)M-D

2、SP的設(shè)計(jì)需求，設(shè)計(jì)了IALU單元的指令集和微體系結(jié)構(gòu)，并實(shí)現(xiàn)了兩種各具優(yōu)點(diǎn)的IALU單元設(shè)計(jì)方案。一種是以Kogge-Stone樹為核心的加法器分立式IALU結(jié)構(gòu)，具有較好的時(shí)序，而且便于采用門控精細(xì)控制功耗，但面積較大；另一種是二級超前進(jìn)位加法器IALU結(jié)構(gòu)， IALU大多數(shù)指令通過復(fù)用加法器實(shí)現(xiàn)，IALU單元面積較小，但其結(jié)構(gòu)復(fù)雜，時(shí)序相對較差。本文根據(jù)M-DSP的設(shè)計(jì)需要最終采用第一種實(shí)現(xiàn)方案。
　　二、目前，傳統(tǒng)的混洗指

3、令需要使用Load指令提前加載混洗模式，這種方式占用過多的系統(tǒng)寄存器資源并且執(zhí)行周期較長。為克服上述問題，本文設(shè)計(jì)了一款配置和執(zhí)行相分離，并且擁有特定的混洗模式地址寄存器和混洗模式存儲體的高效混洗單元。
　　三、針對本文所設(shè)計(jì)的IALU單元和混洗單元的特點(diǎn)，設(shè)計(jì)了完整詳細(xì)的驗(yàn)證方案。主要采用模擬驗(yàn)證的方法，分別從模塊級到系統(tǒng)級對IALU單元和混洗單元進(jìn)行驗(yàn)證。模塊級驗(yàn)證包括功能點(diǎn)、ATEC和隨機(jī)數(shù)驗(yàn)證；系統(tǒng)級包括全局信號和指令組合

4、驗(yàn)證等，并對驗(yàn)證情況做覆蓋率統(tǒng)計(jì)，分析消除驗(yàn)證盲點(diǎn)。另外，采用形式化驗(yàn)證的方法，驗(yàn)證綜合后網(wǎng)表和RTL級代碼的一致性。
　　四、分別對IALU單元和混洗單元設(shè)計(jì)采用樹狀選擇結(jié)構(gòu)、邏輯優(yōu)化和流水線技術(shù)等方法進(jìn)行時(shí)序優(yōu)化，并采用門控時(shí)鐘、邏輯重組、操作數(shù)隔離和狀態(tài)碼優(yōu)化等方法進(jìn)行RTL級功耗優(yōu)化。最后在40nm CMOS工藝下，使用Design Complier綜合工具對IALU單元和Shuffle單元進(jìn)行綜合，其中IALU關(guān)鍵路徑延