8位單通道超高速SARA-D轉(zhuǎn)換器研究.pdf

1、隨著當(dāng)今社會數(shù)字信號處理技術(shù)的發(fā)展，數(shù)字電路以其設(shè)計(jì)靈活、成本低、抗干擾能力強(qiáng)、易于集成、方便處理等絕對優(yōu)勢逐漸取代模擬電路成為IC設(shè)計(jì)的主流，被應(yīng)用于醫(yī)療設(shè)備、通信、圖像等各個領(lǐng)域。因此，模數(shù)轉(zhuǎn)換器作為模擬信號向數(shù)字信號轉(zhuǎn)換的接口電路便成為重中之重，在各個類型的模數(shù)轉(zhuǎn)換器中，逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC）以其結(jié)構(gòu)簡單、面積小、功耗低、易于集成等優(yōu)勢而受到人們的青睞。然而，逐次逼近型模數(shù)轉(zhuǎn)換器雖然可以達(dá)到超低的功耗，但速度卻低于

2、其他類型的轉(zhuǎn)換器，因此提升SAR ADC的轉(zhuǎn)換速度便成為亟待解決的事情，通過異步時序控制模數(shù)轉(zhuǎn)換器是一個提升轉(zhuǎn)換器速度很好的方法。
　　本文設(shè)計(jì)了一款逐次逼近型模數(shù)轉(zhuǎn)換器，并采用異步控制技術(shù)大大提升了轉(zhuǎn)換器速度。本文設(shè)計(jì)的逐次逼近模數(shù)轉(zhuǎn)換器包括采樣/保持模塊、比較器模塊、DAC模塊、SAR邏輯控制模塊以及異步時鐘產(chǎn)生模塊，并對各個模塊進(jìn)行了具體的設(shè)計(jì)與分析，同時分析了三種開關(guān)時序，并給出了每一種開關(guān)時序的優(yōu)缺點(diǎn)。其中，采樣/保持電

3、路作為模數(shù)轉(zhuǎn)換器的起始，決定了整個SAR ADC系統(tǒng)的精度，在本課題中采用了柵壓自舉電路，使采樣開關(guān)的柵源電壓固定不變，減小了由導(dǎo)通電阻引起的非線性誤差，并采用差分結(jié)構(gòu)進(jìn)一步提升了精度，通過仿真我們得知本課題中差分型柵壓自舉開關(guān)的精度達(dá)到了10.63位，完全可以滿足本課題8位的模數(shù)轉(zhuǎn)換器；比較器的速度對于整個系統(tǒng)來說異常重要，由于輸入信號電壓越大鎖存器速度越高，因此我們首先通過前置放大器放大輸入信號后再輸入latch鎖存器兩端，這樣便縮

4、短了鎖存器的響應(yīng)時間，提升了轉(zhuǎn)換速度，通過仿真分析，本課題設(shè)計(jì)的比較器可以識別2mv的電壓差，可以滿足整體系統(tǒng)要求；DAC模塊采用電荷再分配技術(shù)，利用電容陣列上極板進(jìn)行采樣，根據(jù)電荷守恒原理對電荷進(jìn)行重分配，并通過SAR邏輯控制模塊對電容開關(guān)進(jìn)行控制，采用對稱開關(guān)時序，使比較器兩端始終保持差分輸入；異步時鐘產(chǎn)生模塊與比較器模塊形成反饋，根據(jù)比較器輸出結(jié)果控制比較器模塊和SAR邏輯控制模塊進(jìn)行工作，使比較器和DAC模塊完成上一周期的比較后

5、立即進(jìn)入下一個周期的比較過程，節(jié)省了比較器等待固定時鐘周期的時間，提升了轉(zhuǎn)換速度，而且不需要外部的高頻時鐘，降低了功耗。
　　本文基于SMIC65nm工藝設(shè)計(jì)了一款8位異步單通道高速SAR ADC，在1.2V電源電壓下，采樣速率為303MHz，采樣點(diǎn)數(shù)為1024個點(diǎn)，通過頻譜分析可知，SAR ADC的SNDR為49.65dB，SFDR為67.44dB，最終達(dá)到的有效位數(shù)為7.95位。仿真顯示本課題設(shè)計(jì)的SAR ADC性能優(yōu)良，可以