8位高速折疊內(nèi)插A-D轉(zhuǎn)換器的設(shè)計(jì).pdf

1、隨著A/D轉(zhuǎn)換器的應(yīng)用越來越廣泛，高速A/D轉(zhuǎn)換器的研究越來越受到重視。在眾多A/D轉(zhuǎn)換器電路結(jié)構(gòu)中，折疊內(nèi)插結(jié)構(gòu)具有高速、低功耗、面積小及易與數(shù)字工藝兼容等優(yōu)點(diǎn)。本論文對(duì)用于無線局域網(wǎng)的8位、200MS/s轉(zhuǎn)換速率的折疊內(nèi)插A/D轉(zhuǎn)換器進(jìn)行了設(shè)計(jì)。
　　 所設(shè)計(jì)的8位折疊內(nèi)插A/D轉(zhuǎn)換器的總體結(jié)構(gòu)分粗量化和細(xì)量化兩部分。粗量化器采用Flash結(jié)構(gòu)產(chǎn)生高4位，細(xì)量化采用兩級(jí)折疊內(nèi)插結(jié)構(gòu)產(chǎn)生低4位。論文詳細(xì)分析了折疊內(nèi)插A/D轉(zhuǎn)換

2、器的各個(gè)組成模塊，并對(duì)各個(gè)模塊進(jìn)行了電路級(jí)設(shè)計(jì)與優(yōu)化，包括采樣保持電路、預(yù)放大器、折疊內(nèi)插電路、比較器、差分基準(zhǔn)產(chǎn)生電路、時(shí)鐘產(chǎn)生電路、編碼電路、數(shù)字校正與同步輸出電路等。仿真結(jié)果表明，各個(gè)單元電路均滿足了系統(tǒng)性能的要求。
　　 采用SMIC0.18μm1P6M CMOS工藝，對(duì)所設(shè)計(jì)的高速A/D轉(zhuǎn)換器進(jìn)行了版圖設(shè)計(jì)，并進(jìn)行了仿真驗(yàn)證。靜態(tài)特性仿真結(jié)果表明，所設(shè)計(jì)的A/D轉(zhuǎn)換器沒有失碼，微分非線性誤差(DNL)的最大值為0.51