高速串行總線的控制與應(yīng)用.pdf

1、隨著科技的發(fā)展，雷達(dá)技術(shù)的應(yīng)用越來(lái)越廣，技術(shù)指標(biāo)也相應(yīng)地提高，這就對(duì)信號(hào)處理的硬件平臺(tái)提出了新的挑戰(zhàn)，傳統(tǒng)的雷達(dá)信號(hào)處理機(jī)都是采用VME標(biāo)準(zhǔn)或CPCI標(biāo)準(zhǔn)，其板卡之間以并行總線的方式進(jìn)行數(shù)據(jù)傳輸，但并行總線的數(shù)據(jù)傳輸速率的瓶頸問(wèn)題大大限制了其應(yīng)用。而近幾年才發(fā)展起來(lái)的VPX標(biāo)準(zhǔn)由于引入了高速串行總線，使板卡之間數(shù)據(jù)傳輸速度得到很大提升，突破了并行總線傳輸瓶頸的問(wèn)題，因此基于VPX標(biāo)準(zhǔn)的信號(hào)處理平臺(tái)得到越來(lái)越多的使用。
　　本論文所

2、研究的內(nèi)容是基于VPX架構(gòu)的信號(hào)處理平臺(tái)上高速串行總線的控制與應(yīng)用的問(wèn)題，該平臺(tái)中包含F(xiàn)PGA、DSP和PowerPC三種處理器，并含有Serial RapidIO、RocketIO和PCIe三種高速串行總線，其中Serial RapidIO總線以交換互連的方式連接硬件平臺(tái)中的各個(gè)處理器，RocketIO用于FPGA之間的互連，PCIe用于PowerPC之間的互連，論文中對(duì)前兩種高速串行總線的協(xié)議分析、控制和應(yīng)用方面做了詳細(xì)說(shuō)明。

3、>　　在PowerPC上運(yùn)行VxWorks操作系統(tǒng)，通過(guò)BSP移植搭建了一個(gè)適合于本硬件平臺(tái)的操作系統(tǒng)，并通過(guò)操作系統(tǒng)實(shí)現(xiàn)對(duì)Serial RapidIO交換芯片的控制，完成系統(tǒng)枚舉功能，建立路由表，并為系統(tǒng)中各個(gè)端點(diǎn)分配 ID。在 FPGA方面，測(cè)試 Xilinx公司提供的Aurora IP核的控制與傳輸性能，針對(duì)Serial RapidIO IP核，修改其復(fù)雜的用戶接口，建立了一套適合本系統(tǒng)中所有FPGA都適用的簡(jiǎn)化的用戶接口，并驗(yàn)證

4、了修改后的用戶接口的正確性，測(cè)試了SRIO的傳輸性能。
　　針對(duì)具體的雷達(dá)參數(shù)和要求，本論文給出了一套以FPGA為架構(gòu)的信號(hào)預(yù)處理模塊中數(shù)據(jù)傳輸?shù)木唧w方案，分析了高速串行總線在不同情況下的具體應(yīng)用，使節(jié)點(diǎn)之間以12.5Gb/s的速率進(jìn)行數(shù)據(jù)傳輸，在此基礎(chǔ)上正確實(shí)現(xiàn)了信號(hào)預(yù)處理功能，在FPGA中得到了正確的脈壓結(jié)果和非相參積累的結(jié)果。在工程實(shí)現(xiàn)中，優(yōu)化是必不可少的環(huán)節(jié)，論文中討論了FPGA在實(shí)際應(yīng)用中的幾種優(yōu)化措施，并在這幾種優(yōu)化方