高速串行收發(fā)器與寄生供電總線的研究.pdf

1、本文研究了高速串行通信收發(fā)器和串行通信中的寄生供電技術(shù)：對寄生供電1-WIRE總線的性能進行了改進，把其寄生供電容量由5μA提升到1mA，而數(shù)據(jù)率由143kbps提升到1Mbps。 在高速串行通信收發(fā)器的研究中，首先對收發(fā)器的系統(tǒng)結(jié)構(gòu)進行了理論研究：探討了數(shù)據(jù)電纜的傳輸模型和均衡器的原理，對鎖相環(huán)型和過采樣型數(shù)據(jù)恢復(fù)電路進行了詳細分析，研究了多種鑒頻鑒相器和環(huán)路振蕩器的結(jié)構(gòu)的技術(shù)特點。 然后，本文研制了一種高速USB2.

2、0收發(fā)器，其數(shù)據(jù)率為480Mbps。為了適應(yīng)0.13μm混合信號CMOS工藝下器件特性，對于收發(fā)器的具體電路結(jié)構(gòu)進行了改進設(shè)計：設(shè)計了高速電流模式差分比較器來實現(xiàn)幅度檢測；設(shè)計了前饋式時鐘占空比校正電路；在鎖相環(huán)中應(yīng)用了改進設(shè)計的帶窗口使能的鑒相器以使鑒頻鑒相器電路結(jié)構(gòu)的可選范圍更寬，有利于選擇性能優(yōu)異的鑒頻鑒相器結(jié)構(gòu)；設(shè)計了模擬連續(xù)調(diào)整的共模反饋電路用于控制電壓的共模電平控制，與開關(guān)電容等傳統(tǒng)結(jié)構(gòu)相比其電壓調(diào)整過程更平穩(wěn)，有效地減小了

3、控制電壓紋波導(dǎo)致的壓控振蕩器輸出時鐘的抖動。設(shè)計中還采用周期靈敏度的概念對于環(huán)路濾波器的電容值進行了優(yōu)化設(shè)計，盡量減小環(huán)路帶寬以減小壓控振蕩器輸出時鐘的抖動。電路在SMIC流片后經(jīng)測試，結(jié)果表明規(guī)范要求的功能均實現(xiàn)，發(fā)送數(shù)據(jù)抖動(均方根)為53ps，接收誤碼率小于10-12，核心電路功耗空閑時為10.8mW，接收時為14.4mW，發(fā)送時為42.5mW。芯片面積為1.936mm×1.936mm，其中收發(fā)器的面積為900μm×700μm。

4、 在串行通信寄生供電技術(shù)的研究中，本文深入探討了1-WIRE的寄生供電機制和數(shù)據(jù)傳輸方式，針對1-WIRE的兩個重要挑戰(zhàn)：僅有5μA的寄生供電容量過??；常速時16kbps，超速時143kbps的數(shù)據(jù)率過低，提出了嶄新的解決方案：本文深入研究了寄生供電原理，針對固定電阻的上拉強度不能調(diào)整，從而難以在數(shù)據(jù)傳輸和寄生供電兩種性能之間取得平衡，本文研制了一種自適應(yīng)上拉電路，其上拉強度隨著信號/電源線的電平而自動調(diào)整，從而在不影響數(shù)據(jù)傳輸?shù)?/p>

5、前提下，寄生供電容量大幅度增加到平均值1mA，峰值10mA，并且新器件保持了對現(xiàn)有1-WIRE從設(shè)備的向下兼容性；在此基礎(chǔ)上，本文深入研究了數(shù)據(jù)傳輸方式，考察發(fā)現(xiàn)1-WIRE采用的位異步方式中，每傳輸一位之前都要傳輸寬度為1μs的同步脈沖，該脈沖用了傳輸帶寬的大部分，本文據(jù)此以包異步方式代替了位異步方式，充分利用了傳輸帶寬，把數(shù)據(jù)傳輸速率大幅度提高到了1Mbps，而且新的傳輸方式下最窄脈沖為1μs，與現(xiàn)有方式的位同步脈沖相同，因此沒有占