基于位流回讀的Virtex Ⅱ芯片內(nèi)嵌IP核的測試方法的研究.pdf

1、由于FPGA(Field Programmable Gate Array,現(xiàn)場可編程門陣列)的現(xiàn)場可重復性編程的特點,FPGA越來越被廣泛的應用于航空、航天、通信、醫(yī)療等各個領(lǐng)域。隨著集成電路工藝技術(shù)的不斷進步,FPGA的集成度越來越高,功耗越來越低,功能也越來越強大,因此相對于ASIC(Application Specific Integrated Circuit)的劣勢也在不斷的減小,優(yōu)勢不斷的凸顯出來。FPGA內(nèi)部不僅集成有大量的

2、邏輯門,而且集成有大量的嵌入式IP核,如Block RAM、乘法器、DLL等,FPGA的發(fā)展方向也越來越向SoPC(System-on-a-Programmable-Chip)的方向發(fā)展。同時為了保證FPGA的可靠性與穩(wěn)定性,FPGA的測試也越來越被重視。國內(nèi)外的許多學者對FPGA內(nèi)的邏輯資源與嵌入式IP核的測試方法進行了研究,并提出了多種測試方法。
　　本文從FPGA內(nèi)部的嵌入式IP核的可靠性問題出發(fā),在本實驗室開發(fā)的基于邊界掃

3、描和位流回讀的FPGA測試系統(tǒng)的基礎(chǔ)上開展了對Xilinx公司的Virtex II系列FPGA中的Block RAM、乘法器等嵌入式IP核的測試方法的研究。本論文包含的內(nèi)容主要包括以下幾個部份:
　　(1)、查閱Xilinx官方資料,對Virtex II系列 FPGA的內(nèi)嵌IP核Block RAM、乘法器的工作原理及結(jié)構(gòu)進行研究,以便更好的對Block RAM、乘法器進行功能性測試。
　　(2)、本實驗室開發(fā)了一個基于邊界掃

4、描和位流回讀的 FPGA測試系統(tǒng),該測試系統(tǒng)硬件結(jié)構(gòu)簡單,只需要一跟 USB-JTAG電纜線,主要是軟件部分的實現(xiàn),最大程度上削減了測試的硬件成本。
　　(3)、查閱國內(nèi)外相關(guān)資料,在本實驗室開發(fā)的基于邊界掃描和位流回讀的FPGA測試系統(tǒng)的基礎(chǔ)上,分別提出來了針對 Block RAM、乘法器的測試方法,并在本實驗室開發(fā)的FPGA測試系統(tǒng)上進行驗證。
　　本論文結(jié)合Virtex II系列 FPGA的實際結(jié)構(gòu),通過參考現(xiàn)有的測試