基于可復(fù)用IP核的SOC測試研究.pdf

1、隨著微電子技術(shù)的飛速發(fā)展,集成電路及其系統(tǒng)變的日益復(fù)雜,傳統(tǒng)的測試模型和測試方法遠(yuǎn)不能滿足當(dāng)今大規(guī)模電路的測試要求。系統(tǒng)芯片(SOC)測試遇到了新的挑戰(zhàn),可復(fù)用IP核的測試就是其中之一。測試結(jié)構(gòu)復(fù)用和測試優(yōu)化是可復(fù)用IP核測試的兩個關(guān)鍵問題,本文針對這兩個關(guān)鍵問題,較為系統(tǒng)的研究了可復(fù)用IP核的測試結(jié)構(gòu)以及Wrapper和TAM優(yōu)化算法。
　　本文深入研究了可復(fù)用IP核的測試結(jié)構(gòu),詳細(xì)分析了IEEE P1500標(biāo)準(zhǔn)中測試外殼(Wr

2、apper)單元結(jié)構(gòu)在移位過程中存在的不安全性,實(shí)現(xiàn)了安全的 Wrapper單元結(jié)構(gòu)。這種安全的Wrapper結(jié)構(gòu)有效解決了測試移位過程中的安全移位問題,并且能夠降低測試數(shù)據(jù)移位過程中的動態(tài)功耗。在此基礎(chǔ)上,設(shè)計(jì)并實(shí)現(xiàn)了在Wrapper結(jié)構(gòu)下的控制器,此控制器能夠靈活實(shí)現(xiàn) Wrapper的幾種工作模式和相關(guān)指令。
　　以減少測試時(shí)間的測試優(yōu)化為目標(biāo),本文對Wrapper和 TAM的組合優(yōu)化問題進(jìn)行了深入研究,提出了用勻度優(yōu)化方法來