GaAs HBT超高速折疊內(nèi)插ADC中的信號(hào)反射分析.pdf

1、在過(guò)去的五十年中，摩爾定律一直引領(lǐng)著半導(dǎo)體工藝尺寸的進(jìn)步，而且，隨著通信技術(shù)方面數(shù)字信號(hào)處理技術(shù)的快速發(fā)展，對(duì)集成電路的時(shí)鐘頻率要求越來(lái)越高，電路中的信號(hào)完整性問(wèn)題不容忽視且日益嚴(yán)重。反射是信號(hào)完整性中最基本的問(wèn)題之一，廣泛存在于高速和超高速電路中并且會(huì)影響到電路的功能和性能。
　　相對(duì)傳統(tǒng)的硅基CMOS工藝，GaAsHBT具有較寬的禁帶寬度、較高的載流子的飽和速度、較高的電子遷移率和較高的截止頻率，其更適合應(yīng)用于高速或者超高速集

2、成電路的設(shè)計(jì)。在GaAs HBT超高速數(shù)模混合集成電路中，諸多路徑存在著信號(hào)反射的問(wèn)題。本文以3Gbps6bit折疊內(nèi)插ADC電路為實(shí)例，研究了反射發(fā)生的機(jī)理并采取一定的措施對(duì)其引起的信號(hào)問(wèn)題進(jìn)行改善。
　　首先確定信號(hào)在電路中是否引起了不可忽略的信號(hào)完整性問(wèn)題，對(duì)信號(hào)和互連線這兩個(gè)方面進(jìn)行了分析，提出了計(jì)算和仿真互連線延遲的方法。本文基于工藝廠商提供的工藝文件，使用安捷倫公司的ADS momentum工具仿真，基于仿真結(jié)果提出計(jì)

3、算特性阻抗的方法。再基于所得到的互連線特性阻抗，對(duì)互連線進(jìn)行適當(dāng)?shù)亩私?，綜合考慮到電路的驅(qū)動(dòng)能力、功耗和端接對(duì)電壓產(chǎn)生的影響，采用并行RC端接，并且經(jīng)過(guò)仿真，可以將反射產(chǎn)生的噪聲控制在10％以內(nèi)。
　　此外，本文針對(duì)電路中存在的其他引起阻抗不連續(xù)的結(jié)構(gòu)也進(jìn)行了分析。經(jīng)過(guò)仿真得到結(jié)論：對(duì)于互連線的拐彎形狀，盡量選擇圓弧拐彎形狀，若要求不嚴(yán)苛，也可以采用較大的斜切形狀；較大的通孔結(jié)構(gòu)和互連線的阻抗更為接近，也可采用端接來(lái)消除通孔阻抗的

4、不匹配，通孔的延遲相對(duì)于其兩端互連線的延遲的比例越大對(duì)信號(hào)的完整性影響越嚴(yán)重，所以盡量避免密集的不同層短互連線通過(guò)通孔相連的布線情況；對(duì)于兩種不同互連線的連接，在其中之一相對(duì)較短情況下整段的互連線的阻抗主要由另一段決定。這些結(jié)論可以用于對(duì)電路中一些不連續(xù)結(jié)構(gòu)進(jìn)行近似和處理。
　　在ADC電路中，首先根據(jù)電路需要進(jìn)行版圖的布局，在確定版圖的布局后選擇合適的互連線拓?fù)浣Y(jié)構(gòu)，然后消除不同的拓?fù)浣Y(jié)構(gòu)的互連線引起的反射。這里就需要針對(duì)每一部