一種低壓高速的流水線型ADC數字校正系統(tǒng)的研究與實現(xiàn).pdf

1、現(xiàn)代社會正處于一個數字信息飛速膨脹的時代，將連續(xù)的模擬信號轉化為數字信號的接口模擬-數字轉換器（ADC）應用越來越廣泛，復雜的應用場合對ADC性能的要求也日益提高。流水線型ADC憑借其可實現(xiàn)的中高速速度和中高精度分辨率，在中高速ADC應用場合使用最普遍，同時也最受廣大學者和工程師的青睞。鑒于流水線型ADC功耗較大的劣勢和采樣保持電路消耗功率最大的特點，設計無采保的流水線型ADC已成為ADC高速低功耗應用中的迫切需求。
　　首先，本

2、文從流水線型ADC工作的基本原理入手，建立了流水線型ADC的數學模型，并詳細分析了 ADC中存在的各種誤差源和相應的影響。運用 Matlab軟件，對一種10位500 MSPS無采保的流水線型ADC進行了行為級建模，針對級電路中存在的電容失配誤差和增益誤差，提出了前臺校正技術和后臺校正技術相結合的數字校正算法，并進行了行為級驗證。行為級仿真結果顯示，校正算法能夠有效地提升流水線型 ADC的動態(tài)范圍和噪聲性能，有效精度可以提升大約3 Bit

3、s。
　　然后，本文運用VHDL硬件語言，將已經通過行為級驗證的校正算法，轉換成可綜合的RTL（寄存器）級數字電路，并運用Modelsim軟件對代碼進行了仿真和驗證。仿真結果顯示，所有的待校正的誤差均存在校正過程，并且最終的校正值在合理范圍之內。
　　最后，基于0.13μm標準CMOS工藝，依據數字集成電路設計的流程，運用Design Complier和Encounter等EDA設計工具，將校正算法轉換為物理可實現(xiàn)的數字版圖