S波段多通道數(shù)字T-R組件測(cè)試系統(tǒng)原理與算法研究.pdf

1、隨著數(shù)字陣列雷達(dá)技術(shù)的發(fā)展，它在軍事方面的作用也越趨重要，而T/R組件作為陣列雷達(dá)的核心組成部分，它的性能對(duì)整個(gè)雷達(dá)又有著重要的影響，所以對(duì)這些性能的測(cè)試也成了一個(gè)不可忽視的環(huán)節(jié)，同時(shí)這些性能的測(cè)試結(jié)果也為T/R組件的研發(fā)提供了一定的幫助。這里測(cè)試的對(duì)象主要就是T/R組件接收通道的ADC性能參數(shù)和通道性能參數(shù)，但如果不是在像實(shí)驗(yàn)室這樣的測(cè)試場(chǎng)所，就需要去搬移各種笨重的所需儀器，就會(huì)顯得特別不便，因此對(duì)性能參數(shù)的簡(jiǎn)易自動(dòng)測(cè)試系統(tǒng)也就有了一

2、定的需求。本論文就是要開發(fā)一種上層應(yīng)用軟件的虛擬儀器，整套系統(tǒng)的測(cè)試由計(jì)算機(jī)與外部數(shù)據(jù)交互完成，可以降低測(cè)試的成本與測(cè)試數(shù)據(jù)時(shí)的人為誤差。
　　本文中的T/R組件測(cè)試系統(tǒng)由硬件和軟件兩部分組成。硬件部分以FPGA為主要控制，光接口進(jìn)行數(shù)據(jù)接收，DDRII將接收的數(shù)據(jù)進(jìn)行緩存，再通過cPCI橋芯片與主機(jī)進(jìn)行交互傳輸，在這過程中FPGA負(fù)責(zé)數(shù)據(jù)的接收、解包分配處理、緩存以及數(shù)據(jù)交互的控制；軟件部分就是主控器的一個(gè)上位機(jī)程序，這里針對(duì)寬

3、帶和窄帶設(shè)計(jì)了兩套軟件，大體上相同，只是在接收數(shù)據(jù)的位數(shù)與通道數(shù)方面有些差別，基于CodeBlocks進(jìn)行開發(fā)的，主要工作包括借助GUI庫wxWidgets進(jìn)行測(cè)試界面的設(shè)計(jì)，數(shù)據(jù)流的處理、時(shí)域和頻域波形的繪制（頻域波形使用 FFTW庫進(jìn)行FFT變換），以及最重要的性能參數(shù)計(jì)算與顯示。
　　本文先從硬件和軟件的總體設(shè)計(jì)開始介紹，然后就是所有性能參數(shù)的介紹以及算法研究，包括算法的MATLAB仿真，接著就是軟件程序的詳細(xì)設(shè)計(jì)，最后就是