已閱讀1頁，還剩54頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領
文檔簡介
1、本論文是對雙核CPU的數(shù)字示波器的硬件電路的設計，依據(jù)功能可分為采樣處理器與接口處理器。全文介紹了設計背景以及信號調(diào)理通道、觸發(fā)電路、雙核主控電路、FPGA內(nèi)部關(guān)鍵性電路或程序塊、電源電路的設計以及PCB布線與元器件選擇。信號調(diào)理通道采用衰減網(wǎng)絡+阻抗變換+程控放大器+后級增益放大器+差分放大器的設計方案。觸發(fā)通道采用經(jīng)觸發(fā)源選擇與阻抗變換后接入遲滯比較器與視頻同步分離器實現(xiàn)同步信號的提取。雙核主控采用FPGA與STM32相結(jié)合的方式進
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于雙CPU的數(shù)字存儲示波器的設計和實現(xiàn).pdf
- 數(shù)字存儲示波器數(shù)據(jù)采集與控制電路設計研究.pdf
- 2Gsps多功能數(shù)字存儲示波器硬件系統(tǒng)——數(shù)字電路設計.pdf
- 數(shù)字存儲示波器專用顯示控制電路與多功能觸發(fā)電路設計研究.pdf
- 數(shù)字電路設計
- 與CPU松耦合的外圍電路設計模式研究.pdf
- 主板CPU供電電路設計與仿真的研究.pdf
- 示波器信號調(diào)理通道與觸發(fā)電路設計.pdf
- 示波器校準儀校準信號產(chǎn)生電路設計.pdf
- 數(shù)字體溫電路設計
- 基于雙核CPU的運動控制器設計.pdf
- 數(shù)字電路設計中的時鐘設計
- 數(shù)字電路課程設計--數(shù)字密碼鎖電路設計
- 數(shù)字鐘電路設計報告
- 基于MCP7A主板平臺的CPU多相供電電路設計.pdf
- 數(shù)字示波器用高速ADC電路芯片.pdf
- 數(shù)字熒光示波器中數(shù)據(jù)采集電路的研究與設計.pdf
- 基于FPGA的雙核模型機CPU的設計與實現(xiàn).pdf
- 雙邏輯低功耗運算電路設計.pdf
- 基于雙mcu的數(shù)字示波器畢業(yè)設計論文
評論
0/150
提交評論