

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領
文檔簡介
1、隨著SOC技術、IP技術的發(fā)展,鎖相技術在無線通信和微處理器電路中作為時鐘電路應用廣泛.鎖相技術包括基于壓控振蕩器的PLL鎖相環(huán)路和一種新的基于壓控延遲線的延遲鎖相環(huán)路DLL.與熟知的PLL相比,DLL電路具有濾波電路結構簡單,實現(xiàn)方法靈活,抗抖動能力強,進入鎖定狀態(tài)快,時鐘定位準確的特點,更適合應用于高精度數(shù)字系統(tǒng)設計,是目前ASIC設計研究的熱點課題之一.該論文在分析研究大量國內外技術文獻的基礎上,總結了鎖相技術的發(fā)展現(xiàn)狀與技術水平
2、.認真分析了DLL電路的模塊結構和基本原理,深入闡述了DLL電路的有關結構和特性,設計了一種可用于高精度多相時鐘數(shù)字系統(tǒng)的雙環(huán)DLL(延遲鎖相環(huán))電路.所設計的DLL環(huán)路可以對203MHz~1.2GHz(周期為0.83ns~4.92ns)的時鐘信號進行相位鎖定.論文根據(jù)CMOS工藝的特點和要求,在對CMOS反相器、2-4輸入與非門、3輸入或非門等邏輯門電路;CMOS模擬開關(傳輸門)、NMOS恒流源、PMOS恒流源等電路模擬仿真的基礎上
3、,對雙環(huán)DLL電路的各個模塊的內部電路結構進行了分析討論,并對第一環(huán)路的延時單元、3-8數(shù)據(jù)選擇器、A/D轉換器;第二環(huán)路的壓控延遲線、鑒相器等模塊進行了集成設計.利用MOSIS的MOS管模型參數(shù)和ORCAD/PSPICE9仿真環(huán)境,采用TSMC 0.25um CMOS工藝,對所設計的雙環(huán)DLL環(huán)路及各個主要模塊進行了設計仿真.在以上這些集成電路的設計過程中,分析了其性能特點和時序邏輯關系,考慮了對稱設計.并深入討論了壓控延遲線的延時特
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
- 6. 下載文件中如有侵權或不適當內容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 快速鎖定的高精度多相時鐘產生電路研究與設計.pdf
- 高精度實時時鐘的溫度補償電路設計.pdf
- 用于高速高精度ADC的時鐘穩(wěn)定電路研制.pdf
- 基于多相時鐘產生電路的DLL的研究與應用.pdf
- 基于DLL技術的多相時鐘設計.pdf
- 高精度多相時鐘發(fā)生器研究與設計.pdf
- 高精度數(shù)字式CMOS溫度檢測電路設計.pdf
- 高精度、分數(shù)分頻CMOS集成鎖相環(huán)電路設計.pdf
- 小型高精度延時電路設計技術.pdf
- 數(shù)字電路設計中的時鐘設計
- 高精度ADC時鐘系統(tǒng)設計.pdf
- 時鐘產生系統(tǒng)中的鎖相環(huán)電路設計.pdf
- 用于高速高精度流水線ADC的子AD單元電路設計.pdf
- 高精度并聯(lián)白光LED驅動電路設計.pdf
- 改進的用于FPGA的數(shù)字鎖相環(huán)電路設計.pdf
- 一種應用于TDC的低抖動多相高頻時鐘產生電路設計.pdf
- 高精度片上抖動測量電路設計.pdf
- CMOS高精度霍爾開關電路設計.pdf
- 超混沌系統(tǒng)數(shù)字電路設計與仿真.pdf
- 嵌入SoC的高精度電機控制電路設計與驗證.pdf
評論
0/150
提交評論