DDR存儲(chǔ)系統(tǒng)訪存性能的解析建模與驗(yàn)證.pdf

1、隨著處理技術(shù)的大規(guī)模進(jìn)步，SoC系統(tǒng)對(duì)片上存儲(chǔ)器延時(shí)和帶寬的要求越來(lái)越高，這樣一來(lái)存儲(chǔ)系統(tǒng)成為了主要的性能限制瓶頸。面臨復(fù)雜的存儲(chǔ)系統(tǒng)設(shè)計(jì)時(shí)，傳統(tǒng)的仿真模型建模過(guò)程復(fù)雜，仿真速度慢，已經(jīng)無(wú)法滿足需求。提高系統(tǒng)設(shè)計(jì)的抽象層次，系統(tǒng)級(jí)設(shè)計(jì)成為解決問(wèn)題的必要方案。利用數(shù)學(xué)方法建立解析建模對(duì)存儲(chǔ)系統(tǒng)進(jìn)行研究，可以量化分析影響存儲(chǔ)系統(tǒng)性能的因素，并大大減少了性能評(píng)估驗(yàn)證時(shí)間，具有靈活性高、仿真速度快的特點(diǎn)。
　　本文主要針對(duì)DDR存儲(chǔ)系統(tǒng)進(jìn)

2、行高層性能評(píng)估，重點(diǎn)研究DDR存儲(chǔ)系統(tǒng)的訪存延時(shí)和帶寬，對(duì)其進(jìn)行解析建模并評(píng)估性能?，F(xiàn)存的存儲(chǔ)系統(tǒng)訪存延時(shí)解析建模未能全面分析訪存請(qǐng)求流程，導(dǎo)致得到的訪存延時(shí)誤差較大。本文根據(jù)訪存請(qǐng)求服務(wù)流程全面分析DDR存儲(chǔ)系統(tǒng)的訪存延時(shí)，充分考慮訪存延時(shí)的組成成分，將訪存延時(shí)分為DDR存儲(chǔ)控制器延時(shí)和DDR存儲(chǔ)器延時(shí)兩個(gè)部分進(jìn)行建模。DDR存儲(chǔ)控制器延時(shí)的主要成分是訪存請(qǐng)求的排隊(duì)延時(shí)，本文根據(jù)排隊(duì)模型的輸入過(guò)程、排隊(duì)規(guī)則和服務(wù)機(jī)制三大特性建立了存儲(chǔ)

3、系統(tǒng)訪存請(qǐng)求的M/D/1排隊(duì)模型來(lái)進(jìn)行性能分析。根據(jù)DDR訪存請(qǐng)求的訪存模態(tài)，即行緩沖命中和行緩沖未命中評(píng)估存儲(chǔ)器服務(wù)時(shí)間和DDR存儲(chǔ)器延時(shí)，最終建立了訪存延時(shí)的解析模型。對(duì)于訪存帶寬的建模，本文使用DDR效率對(duì)訪存帶寬進(jìn)行評(píng)估，通過(guò)分析訪存請(qǐng)求地址蹤跡，收集時(shí)序參數(shù)，計(jì)算DDR效率。最后，將解析模型所得性能參數(shù)與基于DRAMSim2仿真器的仿真結(jié)果進(jìn)行比較，評(píng)估解析模型的適用性和精確性。實(shí)驗(yàn)表明，與仿真模型結(jié)果相比，在不同實(shí)驗(yàn)配置下，