高性能SoC的訪存調(diào)度模塊設(shè)計與優(yōu)化.pdf

1、片上系統(tǒng)(SoC)作為消費電子產(chǎn)品的核心組成部分之一，集成了越來越多的功能模塊，這些功能模塊大多需要訪問片外DRAM，而它們中有些具有高帶寬訪存需求，有些具有低延遲訪存需求。如何對這些功能模塊的訪存請求進行調(diào)度，以滿足它們對帶寬和延遲的需求，關(guān)系到SoC系統(tǒng)的整體訪存性能。
　　論文設(shè)計了一種訪存調(diào)度模塊，包含多端口調(diào)度模塊和DRAM命令調(diào)度模塊，它保證了SoC中的功能模塊對訪存帶寬和訪存延遲的需求。多端口調(diào)度模塊采用了經(jīng)典的差額

2、加權(quán)輪詢(DWRR)仲裁算法，DRAM命令調(diào)度模塊采用了一種基于Bank的命令調(diào)度方法，實現(xiàn)了端口間帶寬的精確控制。接著，在分析了DWRR的固定量化值對訪存帶寬和訪存延遲的影響之后，論文提出了自適應(yīng)差額加權(quán)輪詢(ADWRR)仲裁算法，ADWRR的量化值隨著系統(tǒng)狀態(tài)進行自動調(diào)節(jié)，在滿足系統(tǒng)訪存帶寬需求的同時確保訪存延遲最小。此外，由于ADWRR的訪存延遲隨端口數(shù)和量化值的增大而增大，論文提出了一種基于優(yōu)先級的自適應(yīng)差額加權(quán)輪詢(PADWR

3、R)仲裁算法和一種基于優(yōu)先級的命令調(diào)度方法，以此對上述訪存調(diào)度模塊進行優(yōu)化，保證了低延遲訪存需求。
　　論文最后采用系統(tǒng)級仿真驗證方法，結(jié)果表明:帶寬分配功能可實現(xiàn)端口間的帶寬控制，并保證某些主設(shè)備的高帶寬訪存需求，與此同時，低延遲保證功能確保了某些主設(shè)備的低延遲訪存需求。在系統(tǒng)訪存帶寬接近1900MB/s的3D游戲場景下，上述兩種功能提供了各主設(shè)備的訪存帶寬需求和訪存延遲需求。與某公司的商業(yè)IP MCTL相比，本文的訪存調(diào)度模塊