基于BSIMSOI的SOI-MOSFET模型研究.pdf

1、工藝的不斷發(fā)展使得器件的特征尺寸(主要指MOSFET柵長)縮小到100nm以下，尤其是22nm之后，導(dǎo)致體硅CMOS技術(shù)遇到了瓶頸，體硅工藝已經(jīng)不能遵照摩爾定律繼續(xù)向前推進(jìn)了。其影響因素眾多，比如器件襯底效應(yīng)、短溝道效應(yīng)（short channel effect）和漏-體、源-體二極管的電流泄漏增加等。因為絕緣襯底上的硅（SOI:Silicon-On-Insulator）是全介質(zhì)隔離，所以很好的彌補了體硅材料的缺陷和不足。與體硅CMOS

2、工藝對比，絕緣襯底上硅在結(jié)構(gòu)上的變化其實并不大，因此人們可以繼續(xù)使用與體硅CMOS工藝相同的制造設(shè)備。但是，有效的把握和利用SOI的微妙變化也是很有必要的。就連最簡單的集成電路設(shè)計也是從電路仿真開始的，因此精確的模型要求就顯得尤其重要。以前的文章報道大多集中在某單一固定尺寸的模型，它們通常是由伯克利短溝道絕緣柵型場效應(yīng)晶體管（IGFET）模型外加一個射頻（RF:radio freqency）寄生子電路組成。由于缺乏適當(dāng)?shù)腞F可縮放模型，

3、對于電路設(shè)計者而言，可用器件尺寸的選擇會受到大大的限制和制約，或者說需要一個相當(dāng)龐大的建模工作量。因此一個RF可縮放模型的研究尤其重要，雖然目前也有一些工程師就可縮放規(guī)則做了一些研究。但是這些縮放方程物理意義并不明確，基本上是數(shù)值分析，純數(shù)學(xué)表達(dá)式，這會導(dǎo)致在某些尺寸點可能會出現(xiàn)意想不到的問題，如出現(xiàn)負(fù)電阻或負(fù)電容等。鑒于此，一個以物理版圖結(jié)構(gòu)為基礎(chǔ)的射頻SOI MOSFET的可縮放模型亟待研究。
　　本文根據(jù)某研究所0.13um

4、 TB MOSFETs（宏力提供）數(shù)據(jù)提取直流BSIMSOI(Berkeley Short-channel IGFET ModelSOI)模型參數(shù)，使得覆蓋尺寸范圍內(nèi)的器件電容-電壓（CV）、電流-電壓（IV）特性曲線達(dá)到較好的擬合精度，誤差均控制在5％以內(nèi)。然后，以該模型為內(nèi)核分析這批場效應(yīng)晶體管的射頻寄生情況。文章提出一種新型的測試結(jié)構(gòu),通過把MOSFET的漏和源短接、體開路的方法可準(zhǔn)確提取其襯底寄生參數(shù)，并根據(jù)實際有效覆蓋面積映射

5、到其它尺寸的晶體管。接下來以版圖結(jié)構(gòu)為基礎(chǔ)提取剩余寄生，分析晶體管物理結(jié)構(gòu)，研究各射頻寄生分量。主要是電阻、電容的主要組成成分及其詳細(xì)計算公式，用以初步確定各寄生參量與器件尺寸的比例關(guān)系。最后，再結(jié)合晶體管射頻小信號等效拓?fù)浣Y(jié)構(gòu)，采用解析提取方法進(jìn)行參數(shù)提取并依據(jù)不同工作偏壓下的測試數(shù)據(jù)（Sparameter:散射參數(shù)）進(jìn)行優(yōu)化，得到各寄生參量與器件尺寸間的關(guān)系，建立最終射頻寄生可縮放方程，不僅較好的避免了上文提到工作量龐大的問題，而且