新型SOI MOSFET器件結(jié)構(gòu)研究與電特性分析.pdf

1、隨著半導(dǎo)體工藝技術(shù)的不斷進(jìn)步，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET（metal-oxide-semiconductor field-effect transistor）的特征尺寸也在不斷的減小,傳統(tǒng)器件所采用的材料和器件結(jié)構(gòu)將會(huì)接近或達(dá)到它們的極限。短溝道效應(yīng)(SCE)、DIBL效應(yīng)等對(duì)MOSFET閾值電壓的影響越來越嚴(yán)重。傳統(tǒng)的MOSFET器件結(jié)構(gòu)在未來的發(fā)展受到了器件尺寸縮小的嚴(yán)重限制，要克服這障礙，需要從采用新材料，引入新器件

2、結(jié)構(gòu)兩個(gè)不同的方面著手?；赟OI技術(shù)、應(yīng)變硅技術(shù)、溝道摻雜工程等提出了新的器件結(jié)構(gòu)，對(duì)新器件結(jié)構(gòu)建立了物理模型，進(jìn)行了分析和討論。主要的研究工作和成果如下：
　　1.本文在SOI MOSFET結(jié)構(gòu)的基礎(chǔ)上，引入應(yīng)變硅溝道和Halo摻雜工程，提出了單Halo全耗盡應(yīng)變Si SOI MOSFET結(jié)構(gòu)。溝道電勢(shì)采用拋物線近似，有效地求解了泊松方程，建立了表面勢(shì)和表面場(chǎng)強(qiáng)模型，以及閾值電壓模型。在建立模型的基礎(chǔ)上，對(duì)新型器件結(jié)構(gòu)的關(guān)鍵參

3、數(shù)進(jìn)行了討論和分析。討論了應(yīng)變對(duì)溝道表面勢(shì)、表面電場(chǎng)、閾值電壓的影響。結(jié)果表明，在溝道中間段，Ge組分越大其表面勢(shì)越大，靠近源漏端，Ge組分越大其表面勢(shì)越小。在Ge組分相同時(shí)，Halo器件比非Halo器件的閾值電壓大；在溝道長(zhǎng)度特定的情況下，應(yīng)變溝道的應(yīng)變量越大其閾值電壓越小?？紤]了在不同漏源電壓下，表面勢(shì)隨柵長(zhǎng) L的變化，由于Halo摻雜的存在，Halo區(qū)下的電勢(shì)分布幾乎不受漏電壓的影響。同時(shí)，將 Halo結(jié)構(gòu)器件和非 Halo結(jié)構(gòu)器

4、件對(duì)漏致勢(shì)壘降低的影響進(jìn)行了對(duì)比分析，表明Halo結(jié)構(gòu)器件能更好地抑制漏致勢(shì)壘降低效應(yīng)。
　　2.提出了堆疊柵介質(zhì)對(duì)稱雙柵單Halo應(yīng)變Si金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管MOSFET新器件結(jié)構(gòu)。采用分區(qū)的拋物線電勢(shì)近似法和通用邊界條件求解二維泊松方程，在全耗盡的條件下，建立了二維的表面勢(shì)和閾值電壓模型。其應(yīng)變硅溝道有兩個(gè)摻雜區(qū)域，和常規(guī)雙柵器件(均勻摻雜溝道)比較，溝道表面勢(shì)呈階梯電勢(shì)分布，能進(jìn)一步提高載流子遷移率；探討了漏源電壓對(duì)短溝

5、道效應(yīng)的影響；分析得到閾值電壓隨緩沖層Ge組分的提高而降低；若堆疊柵介質(zhì)的高k介質(zhì)層的介電常數(shù)變大，源端應(yīng)變硅溝道摻雜濃度升高，閾值電壓都將會(huì)隨之增大，并解釋了其物理機(jī)理；分析結(jié)果表明：該新結(jié)構(gòu)器件能夠更好地抑制短溝道效應(yīng)，減小閾值電壓漂移，為納米領(lǐng)域MOSFET器件設(shè)計(jì)提供了指導(dǎo)。
　　3.提出了對(duì)稱三材料雙柵應(yīng)變硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管MOSFET器件結(jié)構(gòu)，為該器件結(jié)構(gòu)建立了全耗盡條件下的表面勢(shì)模型、表面場(chǎng)強(qiáng)和閾值電壓解

6、析模型，并分析了應(yīng)變對(duì)表面勢(shì)、表面場(chǎng)強(qiáng)和閾值電壓的影響，討論了三柵長(zhǎng)度比率對(duì)閾值電壓和漏致勢(shì)壘降低效應(yīng)的影響，對(duì)該結(jié)構(gòu)器件與單材料雙柵結(jié)構(gòu)器件的性能進(jìn)行了對(duì)比研究。結(jié)果表明，該結(jié)構(gòu)能進(jìn)一步提高載流子的輸運(yùn)速率，更好的抑制漏致勢(shì)壘降低效應(yīng)。適當(dāng)優(yōu)化三材料柵的柵長(zhǎng)比率，可以增強(qiáng)器件對(duì)短溝道效應(yīng)和漏致勢(shì)壘降低效應(yīng)的抑制能力。因此，提出的對(duì)稱三材料雙柵應(yīng)變硅金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件結(jié)構(gòu)有很好的應(yīng)用前景。
　　4.將應(yīng)變工程、溝道摻

7、雜工程和異質(zhì)柵結(jié)構(gòu)相結(jié)合，提出了非對(duì)稱Halo異質(zhì)柵應(yīng)變Si SOI MOSFET新型器件結(jié)構(gòu)。在溝道源端一側(cè)引入高摻雜Halo結(jié)構(gòu)，柵極由不同功函數(shù)的兩種材料組成。考慮新器件結(jié)構(gòu)特點(diǎn)和應(yīng)變的影響，修正了平帶電壓和內(nèi)建電勢(shì)。通過邊界條件，求解二維泊松方程，建立了全耗盡條件下表面勢(shì)和閾值電壓模型。模型詳細(xì)分析了應(yīng)變對(duì)表面勢(shì)、表面場(chǎng)強(qiáng)、閾值電壓的影響。由于Halo結(jié)構(gòu)和功函數(shù)差的影響，溝道表面電勢(shì)產(chǎn)生兩個(gè)電勢(shì)階梯分布，表面電場(chǎng)產(chǎn)生兩個(gè)電場(chǎng)峰

8、值，使載流子的輸運(yùn)速度大為提高。適當(dāng)增加第三個(gè)區(qū)域的長(zhǎng)度，臺(tái)階電勢(shì)和電場(chǎng)峰值均隨之向源端移動(dòng)，可使載流子更早地加速。而且，閾值電壓隨溝道長(zhǎng)度的減小沒有明顯降落，說明能較好的抑制短溝道效應(yīng)。將新器件結(jié)構(gòu)和常規(guī)器件比較，證明新器件能夠更好的抑制SCE和DIBL效應(yīng)，進(jìn)一步提高載流子的傳輸效率。該新型器件對(duì)器件的理論研究有一定的意義。
　　總之，基于全耗盡SOI MOSFET器件結(jié)構(gòu)，提出了幾種新型SOI MOSFET器件結(jié)構(gòu)，準(zhǔn)確地建