用于3--GHz無線通信CMOS多增益低噪聲放大器的設(shè)計(jì).pdf

1、隨著無線網(wǎng)絡(luò)傳感器應(yīng)用領(lǐng)域?qū)o線連接的要求不斷增長，物聯(lián)網(wǎng)和射頻識(shí)別方面都將研究力量集中在提出低成本、低功耗和更小型化的SOC設(shè)計(jì)方案上。由于CMOS技術(shù)在低成本和高集成度方面具有其獨(dú)特的優(yōu)勢，因此大多數(shù)收發(fā)機(jī)模塊在不影響性能的條件下都采用此技術(shù)設(shè)計(jì)。因?yàn)長NA是接收機(jī)端的第一個(gè)模塊，整個(gè)接收機(jī)的靈敏度和噪聲都取決于LNA的性能好壞。因此，根據(jù)ZigBee、IEEE802.11xx、BLE和RFID等不同應(yīng)用標(biāo)準(zhǔn)設(shè)計(jì)LNA將變得更具有挑

2、戰(zhàn)性。基于不同的無線應(yīng)用標(biāo)準(zhǔn)，本論文主要對(duì)實(shí)現(xiàn)集成多重增益、低噪聲、差分結(jié)構(gòu)、高IIP3線性和低功耗的低噪聲放大器進(jìn)行研究，設(shè)計(jì)了工作于3-3.04GHz的CMOS低噪聲放大器。所設(shè)計(jì)的LNA是基于CMOS GF-130nm工藝的，由輸入匹配、多核心放大器、輸出匹配和差分結(jié)構(gòu)組成。高頻情況下，LNA的靈敏度和功耗通常嚴(yán)格地取決于輸入匹配。當(dāng)它接收的信號(hào)從弱輸入射頻信號(hào)變化到更高的時(shí)候會(huì)消耗更多功率。針對(duì)這個(gè)問題，本文提出了一種多重共源共

3、柵技術(shù)以實(shí)現(xiàn)不同的增益模式，且不影響輸入輸出匹配性能。為了實(shí)現(xiàn)較低的低噪聲設(shè)計(jì)，本文提出采用高Q值中心抽頭電感來實(shí)現(xiàn)低噪聲電感源退化以及嚴(yán)格的匹配，將噪聲系數(shù)小于4dB。后端仿真結(jié)果所示，LNA的最小噪聲系數(shù)為3.81。對(duì)于3-GHz中心頻帶的多核心放大器模式，本文提出了一種多重共源共柵技術(shù)，該技術(shù)可以使用不同的柵極偏置控制信號(hào)VHigh，VLow，VMid和VSleep來實(shí)現(xiàn)，以使晶體管工作于亞閾值區(qū)，使級(jí)聯(lián)的各級(jí)增益減少了3-5dB

4、。
　　后端仿真結(jié)果顯示，本文設(shè)計(jì)的LNA共具有4個(gè)增益模式，分別為23.2/19.1/15.1/11.1dB。在頻率大于2-GHz時(shí)，LNA的輸出將會(huì)直接耦合至混頻器。由于寄生效應(yīng)，它可能會(huì)提供幾MHz的相移，并可能導(dǎo)致增益降低、惡化共模噪聲和降低IIP3。為解決該問題，基于差分結(jié)構(gòu)、嚴(yán)格的輸出匹配以及多抽頭電感器的方案被提出。對(duì)于嚴(yán)格的輸出匹配和差分結(jié)構(gòu)問題，本文在不影響輸出匹配的情況下，針對(duì)差分和多增益模式匹配，實(shí)現(xiàn)基于高Q

5、值中心抽頭電感的LC匹配網(wǎng)絡(luò)。使用0.6V的參考電壓來控制輸入核心放大器以使其工作于亞閾值區(qū)。1.5V的柵極偏置控制電壓在多級(jí)共源共柵結(jié)構(gòu)的后續(xù)區(qū)域工作?？紤]到增益和噪聲系數(shù)之間的權(quán)衡，每個(gè)模式的功耗約為3.6mW，工作電流為2-mA。對(duì)于不同的模式，IIP3的變化范圍為-6.52至-0.96dBm，LNA模塊在整個(gè)接收機(jī)芯片中所占面積為0.63mm2。
　　在后端仿真中，測試單元的輸入匹配采用片外實(shí)現(xiàn)。使用Cadence Vir