-
veriloghdl資料(24頁)
點(diǎn)擊查看更多“veriloghdl資料”精彩內(nèi)容。
下載價(jià)格:6 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-02 / 2人氣
-
veriloghdl實(shí)驗(yàn)指導(dǎo)(132頁)
VERILOGHDL實(shí)驗(yàn)指導(dǎo)書VERILOGVERILOGHDLHDL實(shí)驗(yàn)指導(dǎo)書實(shí)驗(yàn)指導(dǎo)書VERILOGHDL實(shí)驗(yàn)指導(dǎo)書III目錄目錄IIIIII第一章第一章緒論緒論111課題研究背景及意義1111課題研究背景1112課題研究意義112本設(shè)計(jì)的主要工作2第二章第二章VERILOGVERILOGHDLHDL和FPGAFPGA介紹介紹321VERI...
下載價(jià)格:9 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-10 / 9人氣
-
eda數(shù)字時(shí)鐘veriloghdl(16頁)
點(diǎn)擊查看更多“eda數(shù)字時(shí)鐘veriloghdl”精彩內(nèi)容。
下載價(jià)格:6 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-02 / 16人氣
-
veriloghdl設(shè)計(jì)練習(xí)進(jìn)階(一)(23頁)
點(diǎn)擊查看更多“veriloghdl設(shè)計(jì)練習(xí)進(jìn)階(一)”精彩內(nèi)容。
下載價(jià)格:6 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-03 / 2人氣
-
veriloghdl課設(shè)(數(shù)字鐘)(26頁)
點(diǎn)擊查看更多“veriloghdl課設(shè)(數(shù)字鐘)”精彩內(nèi)容。
下載價(jià)格:8 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-02 / 3人氣
-
eda技術(shù)與veriloghdl課程論文(11頁)
點(diǎn)擊查看更多“eda技術(shù)與veriloghdl課程論文”精彩內(nèi)容。
下載價(jià)格:6 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-02 / 31人氣
-
veriloghdl高級數(shù)字設(shè)計(jì)課后答案michaeldciletti(146頁)
1ADVANCEDDIGITALDESIGNWITHTHEVERILOGHDLMICHAELDCILETTICOPYRIGHT200320042005MDCILETTIEDSOLUTIONSUPDATED10312005SOLUTIONSTOTHEFOLLOWINGPROBLEMSAREAVAILABLETOFACULTYATACADEMICINSTITUTIONSUSINGADVANCEDDIGITALDESIGNWITHTHEVERILOGHDLTHISLISTWILLBEUPDATE...
下載價(jià)格:9 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-12 / 24人氣
-
veriloghdl洗衣機(jī)控制器設(shè)計(jì)(14頁)
點(diǎn)擊查看更多“veriloghdl洗衣機(jī)控制器設(shè)計(jì)”精彩內(nèi)容。
下載價(jià)格:6 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-02 / 16人氣
-
基于veriloghdl設(shè)計(jì)的出租車計(jì)價(jià)器(26頁)
華北水利水電大學(xué)華北水利水電大學(xué)EDA課程設(shè)計(jì)課程設(shè)計(jì)題目目出租車計(jì)價(jià)器專業(yè)業(yè)通信工程年級級2011級學(xué)生生李高飛學(xué)號號201114715指導(dǎo)教師指導(dǎo)教師司孝平完成日期完成日期2013年12月27日目錄11前言122總體方案設(shè)計(jì)總體方案設(shè)計(jì)221設(shè)計(jì)要求222方案論證與選擇223設(shè)計(jì)...
下載價(jià)格:8 賞幣 / 發(fā)布人: 世中仙 / 發(fā)布時(shí)間:2024-03-16 / 22人氣
-
基于veriloghdl的數(shù)字鐘系統(tǒng)設(shè)計(jì)
點(diǎn)擊查看更多“基于veriloghdl的數(shù)字鐘系統(tǒng)設(shè)計(jì)”精彩內(nèi)容。
下載價(jià)格:13 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-01-05 / 10人氣
-
第十章veriloghdl語言初步(24頁)
P1,計(jì)算機(jī)系統(tǒng)綜合課程設(shè)計(jì),主講楊全勝東南大學(xué)計(jì)算機(jī)科學(xué)與工程學(xué)院,課程簡介,P2,課程設(shè)計(jì)的總目標(biāo),利用EDA與IP核開發(fā)技術(shù),設(shè)計(jì)一個(gè)帶有MINISYS指令集的CPU核與若干接口部件核的SOC芯片,并為該SOC提供原始的BIOS、一個(gè)MINISYS匯編器或MINIC編譯器以及一個(gè)帶全屏編...
下載價(jià)格:4 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-01-06 / 10人氣
-
用VerilogHDL實(shí)現(xiàn)基本JPEG編碼器主體電路.pdf(80頁)
隨著微電子技術(shù)的快速發(fā)展,數(shù)字圖像編解碼芯片設(shè)計(jì)技術(shù)在眾多領(lǐng)域有著廣泛應(yīng)用,其中靜態(tài)圖像編解碼芯片成為研究的熱點(diǎn)之一;靜態(tài)圖像壓縮標(biāo)準(zhǔn)JPEG內(nèi)部采用了被認(rèn)為最有效壓縮技術(shù)的離散余弦變換DCT,同時(shí)該標(biāo)準(zhǔn)也被認(rèn)為最好的壓縮圖片方法。本文主要利用VERILOGHDL...
下載價(jià)格:5 賞幣 / 發(fā)布人: 所有 / 發(fā)布時(shí)間:2024-03-10 / 17人氣
-
veriloghdl第七講top-down設(shè)計(jì)方法-(5頁)
點(diǎn)擊查看更多“veriloghdl第七講top-down設(shè)計(jì)方法-”精彩內(nèi)容。
下載價(jià)格:5 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-16 / 5人氣
-
fpga基于veriloghdl的密碼鎖說明書(84頁)
點(diǎn)擊查看更多“fpga基于veriloghdl的密碼鎖說明書”精彩內(nèi)容。
下載價(jià)格:9 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-04 / 3人氣
-
基于VerilogHDL語言的CAN控制器功能驗(yàn)證.pdf(85頁)
CAN總線是一種具有可靠性高、實(shí)時(shí)性強(qiáng)、較低成本等諸多優(yōu)勢的現(xiàn)場總線,主要工作在物理層和數(shù)據(jù)鏈路層。CAN總線有著出色的報(bào)文濾波功能、錯誤檢測功能、遠(yuǎn)距離快速傳輸能力和便捷的應(yīng)用層接口,被大量應(yīng)用于汽車業(yè)、造船業(yè)、航天航空事業(yè)等重要領(lǐng)域。通信裝置之間由...
下載價(jià)格:5 賞幣 / 發(fā)布人: 渴求自由 / 發(fā)布時(shí)間:2024-03-09 / 3人氣
-
veriloghdl高級數(shù)字設(shè)計(jì)課后答案michael d.ciletti(146頁)
1ADVANCEDDIGITALDESIGNWITHTHEVERILOGHDLMICHAELDCILETTICOPYRIGHT200320042005MDCILETTIEDSOLUTIONSUPDATED10312005SOLUTIONSTOTHEFOLLOWINGPROBLEMSAREAVAILABLETOFACULTYATACADEMICINSTITUTIONSUSINGADVANCEDDIGITALDESIGNWITHTHEVERILOGHDLTHISLISTWILLBEUPDATE...
下載價(jià)格:9 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-13 / 7人氣
-
畢業(yè)論文-基于veriloghdl的數(shù)字鐘系統(tǒng)設(shè)計(jì)【精校排版】(39頁)
點(diǎn)擊查看更多“畢業(yè)論文-基于veriloghdl的數(shù)字鐘系統(tǒng)設(shè)計(jì)【精校排版】”精彩內(nèi)容。
下載價(jià)格:8 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-02 / 5人氣
-
cpldfpga課程基于veriloghdl的彩燈控制器--大學(xué)畢業(yè)論文(33頁)
點(diǎn)擊查看更多“cpldfpga課程基于veriloghdl的彩燈控制器--大學(xué)畢業(yè)論文”精彩內(nèi)容。
下載價(jià)格:1 賞幣 / 發(fā)布人: 世中仙 / 發(fā)布時(shí)間:2024-03-22 / 0人氣
-
關(guān)于對Verilog-HDL的研究及其在位移傳感控制器設(shè)計(jì)中的應(yīng)用.pdf(155頁)
VERILOGHDL是應(yīng)用最為廣泛的硬件描述語言HDL之一,它適合于從算法級、門級到開關(guān)級的各個(gè)層次的設(shè)計(jì)和描述,也可以進(jìn)行仿真驗(yàn)證、時(shí)序分析等。這篇論文討論的是對VERILOGHDL的研究和應(yīng)用。首先,闡述了研究的背景和研究的目的與意義。其次,對VERILOGHDL進(jìn)行了整體概...
下載價(jià)格:5 賞幣 / 發(fā)布人: 偽男 / 發(fā)布時(shí)間:2024-03-09 / 6人氣
-
verilog經(jīng)典內(nèi)容講解(24頁)
1有關(guān)有關(guān)VERILOGVERILOG算法及建模算法及建模1有關(guān)C、VEILOGHDL、VHDL111C與VERILOG112VERILOGHDL與VHDL32有關(guān)VERILOG中的一些語法521運(yùn)算符522WIRE、REG、TRI、MEMY型623ASSIGN和ALWAYS語句624阻塞賦值和非阻塞賦值825VERILOG中使用的一些關(guān)鍵字926其他133有關(guān)VERI...
下載價(jià)格:6 賞幣 / 發(fā)布人: 畢業(yè)設(shè)計(jì) / 發(fā)布時(shí)間:2024-03-08 / 5人氣