基于FPGA的高速零中頻IQ均衡算法研究與實現(xiàn).pdf

1、隨著半導體制造工藝日新月異，數(shù)字IC的發(fā)展速度與日俱增，無線電接收機不再局限于傳統(tǒng)的超外差架構，而是向著更高的集成度與更好的接收靈敏度發(fā)展，零中頻接收機因此脫穎而出。由于舍去了中頻處理單元，不再需要昂貴的片外濾波器，零中頻接收機（Zero IF Receiver）的結構更加精簡，可以單片集成整個射頻模塊，且功耗更低，制造成本與設計難度大大降低。從 GSM的手機蜂窩到最近的IEEE802.11ad協(xié)議，都可以看到零中頻接收機的身影。

2、>　　零中頻接收機的射頻前端輸出通常是一個復信號，即分為同相I支路和正交Q支路，理論上直接下變頻可以提供無限高的鏡像抑制比，但是由于模擬器件工藝的瑕疵，正交混頻電路普遍存在I/Q失衡的現(xiàn)象，包括幅度失衡與相位失衡。這也導致接收機的鏡像抑制能力急劇惡化。無論是零中頻或低中頻接收機，對于高階調(diào)制的信號，鏡像干擾問題都不可忽視，因此針對I/Q失衡現(xiàn)象必須進行適當?shù)男省?br>　　現(xiàn)有的I/Q失衡補償架構的吞吐率普遍低于 IEEE802.11

3、ad協(xié)議的最低要求，對于該協(xié)議，采樣率必須大于3.52GHz。本文提出的I/Q失衡補償架構在吞吐率滿足3.52GSps的前提下可將信干比從10.1dB提升至33dB，算法核心基于自適應盲分離EASI（Equivariant Adaptive Separation via Independence），該方案不需要訓練序列或者先驗信息，適用于低中頻或者零中頻接收機，通過FPGA實現(xiàn)。
　　為了降低原始算法的計算復雜度，本文針對EASI

4、的迭代過程進行研究，在盡可能保持原性能的前提下精簡補償結構，提高系統(tǒng)時鐘頻率。雖然采用16路并行展開的方式改善吞吐率，但是VLSI的資源消耗依然保持在較低水平。大部分的自適應盲分離算法在面對頻率選擇性I/Q失衡時，補償性能都會受到影響，這也限制了EASI在寬帶通信中的應用。為此我們采用基于循環(huán)嚴平穩(wěn)（Circularity/properness）特性的I/Q失衡補償架構彌補了EASI的不足，兩種架構相互級聯(lián)的方案適用于各種零中頻接收機產(chǎn)