基于FPGA的數(shù)字中頻擴頻收發(fā)機的研究與實現(xiàn).pdf

1、FPGA是目前硬件設計的研究熱點之一。由于其具有邏輯單元豐富、集成度高以及可靈活配置等諸多優(yōu)點，而被廣泛應用于算法實現(xiàn)以及產(chǎn)品原型驗證之中。特別是近年來隨著現(xiàn)代微電子技術的長足發(fā)展，使得在FPGA硬件平臺上設計實現(xiàn)功能更加復雜的數(shù)字通信系統(tǒng)成為可能。而擴頻通信技術在軍事通信與民用通信中都得到了廣泛的應用，是目前第三代移動通信標準中的核心技術，已經(jīng)成為各國研究與應用的焦點。在未來無線通信系統(tǒng)中，擴頻通信技術也將充分發(fā)揮它的優(yōu)越性，必將得到

2、人們越來越多的關注。本課題將以FPGA為硬件載體，結合軟件無線電技術設計實現(xiàn)數(shù)字中頻擴頻收發(fā)系統(tǒng)。 本文首先介紹了數(shù)字中頻擴頻收發(fā)系統(tǒng)的整體結構及設計參數(shù)，對擴頻碼字、QPSK調制方式、加擾和解擾電路、差分編碼以及差分解碼等作了簡單說明，同時對擴頻收發(fā)系統(tǒng)中的關鍵組成部分的FPGA硬件實現(xiàn)的細節(jié)作了比較詳盡的描述，并給出了具體的設計參數(shù)及仿真波形。由于同步技術在整個通信系統(tǒng)中占有核心的地位，是保證系統(tǒng)正常運行的根本，因此在文中對

3、接收機中的載波同步、符號同步和擴頻碼同步的算法做了比較詳細的理論分析，并且在理論研究的基礎上提出了FPGA硬件實現(xiàn)方案。整個系統(tǒng)是以QuartusⅡ 6.0作為軟件開發(fā)平臺，通過Verilog HDL語言編程以及調用Altera公司提供的IP Core加以實現(xiàn)的。 對系統(tǒng)中的各部分硬件實現(xiàn)電路分別采用ModelsimSE仿真工具進行功能仿真和后仿真，并使用Debussy5.3波形觀測工具對仿真波形進行分析并與理論結果比較，改進并