版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)
文檔簡介
1、實驗二實驗二組合邏輯電路實驗組合邏輯電路實驗一、實驗目的1掌握組合邏輯電路的設計、分析方法與測試方法;2驗證半加器、全加器的邏輯功能。二、預習要求1復習組合邏輯電路的設計、分析方法;2復習用與非門和異或門等構(gòu)成的半加器、全加器的工作原理;三、實驗原理1組合邏輯電路由很多常用的門電路組合在一起,實現(xiàn)某種功能的電路,它在任意時刻的輸出,僅取決于該時刻輸入信號的邏輯取值,而與信號作用前電路原來的狀態(tài)無關(guān)。2組合邏輯電路的分析是指根據(jù)所給的邏輯
2、電路,寫出其輸入與輸出之間的邏輯函數(shù)表達式或真值表,從而確定該電路的邏輯功能。其分析步驟為:四、實驗器件1數(shù)字電路實驗箱2.雙蹤示波器3.74LS0074LS8674LS024.若干導線五、實驗內(nèi)容1分析、測試用異或門74LS86和與非門74LS00組成的半加器的邏輯功能填入表43表4.3異或門組成的半加器圖44異或門和與非門組成的半加器S=C=ABSC00011011根據(jù)電路寫出函數(shù)表達式化成最簡表達式列出真值表分析邏輯功能2分析、測
3、試用異或門74LS86、與非門74S00和或非門74LS02組成的全加器的邏輯功能圖45全加器邏輯電路(1)根據(jù)邏輯電路寫出全加器的邏輯函數(shù)表達式,并化為最簡。Si=Si=(2)按圖45連線,Ai、Bi、Ci的值按表44輸入,觀察輸出Si、Si的值,填入表4.4。六、實驗報告要求1整理實驗數(shù)據(jù)、圖表,并對實驗結(jié)果進行分析討論。2總結(jié)組合電路的分析與測試方法。3對險象進行討論。七、實驗注意事項1實驗中要求使用5V,電源極性絕對不允許接錯。
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 2022年組合邏輯電路的設計實驗報告
- 實驗一-組合邏輯電路
- 西電數(shù)電實驗1組合邏輯電路研究一
- 4組合邏輯電路的設計
- 實驗二-組合邏輯電路的設計與測試
- 實驗七 組合邏輯電路設計
- 實驗3設計組合邏輯電路實驗報告
- 5組合邏輯電路中的競爭冒險
- 組合邏輯電路設計實驗報告
- 組合邏輯電路設計實驗報告
- 組合邏輯電路和時序邏輯電路
- 實驗1基本門電路的邏輯功能測試和組合邏輯電路
- 門電路和組合邏輯電路二
- 數(shù)字電子技術(shù)chart-2組合邏輯電路
- 組合邏輯電路
- 門電路和組合邏輯電路
- 組合邏輯電路的設計
- 第10章 門電路和組合邏輯電路二
- 組合邏輯電路——血型匹配電路
- 實驗六--組合邏輯電路的分析和設計及開關(guān)電路設計
評論
0/150
提交評論