jtag接口

1、JTAG 接口 接口目錄JTAG接口§基本信息§JTAG的一些說(shuō)明§JTAG接口定義§展開(kāi)JTAG接口§基本信息§JTAG的一些說(shuō)明§JTAG接口定義§展開(kāi)JTAG 接口 接口1 JTAG(Joint Test Action Group；聯(lián)合測(cè)試行動(dòng)小組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE1149.1 兼容），主要用于芯片內(nèi)部測(cè)試?，F(xiàn)在多數(shù)的高級(jí)器件都支持 J

2、TAG 協(xié)議，如DSP、 FPGA 器件等。 標(biāo)準(zhǔn)的 JTAG 接口是 4 線：TMS、TCK、 TDI、 TDO，分別為模式選擇、 時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出§線。JTAG 最初是用來(lái)對(duì)芯片進(jìn)行測(cè)試的，JTAG 的基本原理是在器件內(nèi)部定義一個(gè)TAP（Test Access Port；測(cè)試訪問(wèn)口）通過(guò)專用的 JTAG 測(cè)試工具對(duì)進(jìn)行內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。JTAG 測(cè)試允許多個(gè)器件通過(guò) JTAG 接口串聯(lián)在一起，形成一個(gè) JTAG 鏈

3、， 能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。 現(xiàn)在，JTAG 接口還常用于實(shí)現(xiàn) ISP（In-System Programmable？在線編程§），對(duì) FLASH 等器件進(jìn)行編程。JTAG 編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對(duì)芯片進(jìn)行預(yù)編程現(xiàn)再裝到板上因此而改變，簡(jiǎn)化的流程為先固定器件到電路板上，再用 JTAG 編程，從而大大加快工程進(jìn)度 。JTAG 接口可對(duì) PSD 芯片內(nèi)部的所有部件進(jìn)行編程 。具有 JTAG 口的芯片都有如下 JTA

4、G 引腳§定義：TCK——測(cè)試時(shí)鐘輸入；TDI——測(cè)試數(shù)據(jù)輸入，數(shù)據(jù)通過(guò) TDI 輸入 JTAG 口；TDO——測(cè)試數(shù)據(jù)輸出，數(shù)據(jù)通過(guò) TDO 從 JTAG 口輸出；TMS——測(cè)試模式選擇，TMS 用來(lái)設(shè)置 JTAG 口處于某種特定的測(cè)試模式?？蛇x引腳 TRST——測(cè)試復(fù)位，輸入引腳，低電平有效。含有 JTAG 口的芯片種類較多，如 CPU、DSP、CPLD 等。JTAG 內(nèi)部有一個(gè)狀態(tài)機(jī)§，稱為 TAP 控制器。T

5、AP 控制器的狀態(tài)機(jī)通過(guò) TCK 和 TMS進(jìn)行狀態(tài)的改變，實(shí)現(xiàn)數(shù)據(jù)和指令的輸入。圖 1 為 TAP 控制器的狀態(tài)機(jī)框圖。2 JTAG 芯片的邊界掃描寄存器§JTAG 標(biāo)準(zhǔn)定義了一個(gè)串行的移位寄存器§。 寄存器的每一個(gè)單元分配給 IC 芯片的相應(yīng)引腳，每一個(gè)獨(dú)立的單元稱為 BSC（Boundary-Scan Cell）邊界掃描§單元。 這個(gè)串聯(lián)的 BSC在 IC 內(nèi)部構(gòu)成 JTAG 回路，所有的 BSR（B

6、oundary-Scan Register）邊界掃描寄存器通過(guò)JTAG 測(cè)試激活，平時(shí)這些引腳保持正常的 IC 功能。圖 2 為具有 JTAG 口的 IC 內(nèi)部 BSR 單putp(1,0,IP); //Run-Test/Idleputp(1,1,IP);putp(1,0,IP);if(check_id(SA1110ID))error_out(“failed to read device ID for the SA-1110“);put

7、p(1,1,IP); //退出數(shù)據(jù)寄存器§putp(1,1,IP); //更新數(shù)據(jù)寄存器putp(1,0,IP); //Run-Test/Idle,使 JTAG 復(fù)位putp(1,0,IP); //Run-Test/Idleputp(1,0,IP); //Run-Test/Idle}6 電路設(shè)計(jì)和編程中的注意事項(xiàng)① Flash 芯片的 WE、 CE、 OE 等控制線必須與 SA1110 的 BSR 相連。 只有這樣，才能通過(guò)

8、BSR 控制 Flash 的相應(yīng)引腳。② JTAG 口與 PC 并口的連接線要盡量短，原則上不大于 15cm。③ Flash 在擦寫(xiě)和編程時(shí)所需的工作電流較大，在選用系統(tǒng)的供電芯片時(shí)，必須加以考慮。④為提高對(duì) Flash 的編程速度，盡量使 TCK 不低于 6MHz，可編寫(xiě)燒寫(xiě) Flash 程序時(shí)實(shí)現(xiàn)。基本信息 基本信息JTAG(Joint Test Action Group)聯(lián)合測(cè)試行動(dòng)小組)是一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議（IEEE1149.

9、1 兼容），主要用于芯片內(nèi)部測(cè)試。現(xiàn)在多數(shù)的高級(jí)器件都支持 JTAG 協(xié)議，如DSP、 FPGA 器件等。 標(biāo)準(zhǔn)的 JTAG 接口是 4 線：TMS、TCK、 TDI、 TDO，分別為模式選擇、 時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。JTAG 最初是用來(lái)對(duì)芯片進(jìn)行測(cè)試的，基本原理是在器件內(nèi)部定義一個(gè) TAP（TestAccess Port?測(cè)試訪問(wèn)口）通過(guò)專用的 JTAG 測(cè)試工具對(duì)進(jìn)行內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。JTAG 測(cè)試允許多個(gè)器件通過(guò) JTAG

10、接口串聯(lián)在一起，形成一個(gè) JTAG 鏈， 能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試?，F(xiàn)在，JTAG 接口還常用于實(shí)現(xiàn) ISP（In-System Programmable?在線編程），對(duì) FLASH等器件進(jìn)行編程。JTAG 編程方式是在線編程，傳統(tǒng)生產(chǎn)流程中先對(duì)芯片進(jìn)行預(yù)編程實(shí)現(xiàn)再裝到板上因此而改變，簡(jiǎn)化的流程為先固定器件到電路板上，再用 JTAG 編程，從而大大加快工程進(jìn)度。JTAG 接口可對(duì) PSD 芯片內(nèi)部的所有部件進(jìn)行編程JTAG 的一些說(shuō)明

11、的一些說(shuō)明通常所說(shuō)的 JTAG 大致分兩類，一類用于測(cè)試芯片的電氣特性，檢測(cè)芯片是否有問(wèn)題；一類用于 Debug；一般支持 JTAG 的 CPU 內(nèi)都包含了這兩個(gè)模塊。一個(gè)含有 JTAG Debug 接口模塊的 CPU，只要時(shí)鐘正常，就可以通過(guò) JTAG 接口訪問(wèn)CPU 的 內(nèi) 部 寄 存 器 § 和 掛 在 CPU 總 線 上 的 設(shè) 備 ， 如 FLASH ， RAM ， SOC （ 比 如4510B，44Box，AT91