數(shù)字邏輯設(shè)計及應(yīng)用課程教學大綱

1、《數(shù)字邏輯設(shè)計及應(yīng)用》課程教學大綱課程編號：53000540適用專業(yè)：電子信息、電氣工程、自動控制及其他應(yīng)用數(shù)字技術(shù)的相關(guān)專業(yè)學時數(shù)：64學分數(shù)：4開課學期：第4學期先修課程：《大學物理》、《軟件技術(shù)基礎(chǔ)》、《電路分析基礎(chǔ)》、《模擬電路基礎(chǔ)》執(zhí)筆者：姜書艷編寫日期：2011.9審核人（教學副院長）：一、課程性質(zhì)和目標授課對象：全日制大學本科二年級課程類別：學科基礎(chǔ)課教學目標（本課程對實現(xiàn)培養(yǎng)目標的作用；學生通過學習該課程后，在思想、知識

2、、能力和素質(zhì)等方面應(yīng)達到的目標）：“數(shù)字邏輯設(shè)計及應(yīng)用”課程是信息技術(shù)類專業(yè)所共有的一門重要學科基礎(chǔ)課程，同時也是一門重要工程技術(shù)課程，是研究數(shù)字系統(tǒng)硬件設(shè)計的入門課程。在本課程中，將介紹數(shù)字邏輯電路的分析設(shè)計方法和基本的系統(tǒng)設(shè)計思想；培養(yǎng)同學綜合運用知識分析解決問題的能力和在工程性設(shè)計方面的基本素養(yǎng)。通過實驗和課外上機實驗的方式，使同學深入了解和掌握數(shù)字邏輯電路的分析設(shè)計方法和電路的運用過程。通過本課程的學習，使學生掌握數(shù)字邏輯電路的

3、基本理論、基本分析和設(shè)計方法，為學習后續(xù)課程準備必要的數(shù)字電路知識。本課程在培養(yǎng)學生嚴肅認真的科學作風和邏輯思維能力、分析設(shè)計能力、歸納總結(jié)能力等方面起重要作用。二、課程內(nèi)容安排和要求（一）教學內(nèi)容、要求及教學方法（一）教學內(nèi)容、要求及教學方法1.課堂理論教學課堂理論教學（64學時）學時）第一章第一章引論引論（2學時）學時）了解：數(shù)字電路的發(fā)展及其在信息技術(shù)領(lǐng)域中信息技術(shù)領(lǐng)域中的地位；數(shù)字信號與模擬信號之間的關(guān)系及數(shù)字信號的特點；數(shù)字系

4、統(tǒng)輸入輸出特性及其邏輯特點，數(shù)字邏輯電路的主要內(nèi)容。第二章第二章信息的數(shù)字表達信息的數(shù)字表達（4學時）學時）掌握：十進制、二進制、八進制和十六進制數(shù)的表示方法以及它們之間的相互轉(zhuǎn)換、二進制數(shù)的運算；符號數(shù)的表達：符號數(shù)值碼（SignedMagnitudeSystem、原碼），二進制補碼(twoscomplement，補碼)、二進制反碼（onescomplement反碼）表示以及它們之間的相互轉(zhuǎn)換；符號數(shù)的運算；溢出的概念。掌握：其他信息

5、的編碼表達：BCD碼（BinaryCodesfDecimalnumbers）、n中取1碼（獨熱碼）、格雷碼（Graycode）的特點及其與二進制數(shù)之間的轉(zhuǎn)換關(guān)系；Demgan’sTheem）；信號名和有效電平（SignalNameActiveLevels)；“圈到圈”的邏輯設(shè)計（BubbletoBubbleLogicDesign）；電路定時(CircuitTiming)；ParityCircuit(奇偶校驗電路)的原理、應(yīng)用；了解：文檔

6、標準。第七章第七章時序邏輯設(shè)計原理時序邏輯設(shè)計原理（10學時）學時）掌握:基本時序元件RS型、D型鎖存器以及D型觸發(fā)器的電路結(jié)構(gòu)、工作原理、時序特性、功能表、特征方程表達式；掌握:時鐘同步狀態(tài)機的模型圖，狀態(tài)機類型及基本分析方法和步驟，使用狀態(tài)圖表示狀態(tài)機狀態(tài)轉(zhuǎn)換關(guān)系；掌握:時鐘同步狀態(tài)機的設(shè)計方法，包括狀態(tài)轉(zhuǎn)換過程的建立，狀態(tài)的化簡與編碼賦值，未用狀態(tài)的處理最小風險(Minimalrisk)方案和最小代價(Minimalcost)方案

7、，使用狀態(tài)轉(zhuǎn)換表及狀態(tài)轉(zhuǎn)換圖的設(shè)計方法。理解：組合邏輯電路和時序邏輯電路的基本概念；有限狀態(tài)機（FiniteStateMachine）、時鐘觸發(fā)沿（ClockTick）、占空比（DutyCycle）的含義；基本雙穩(wěn)態(tài)元件(BistableElements)的結(jié)構(gòu)和亞穩(wěn)態(tài)特性（MetastableBehavi）；鎖存器（Latches）與觸發(fā)器（FlipFlops）的區(qū)別；建立時間和保持時間的概念；時序邏輯電路的分類；了解：JK型、T型觸

8、發(fā)器的電路結(jié)構(gòu)、工作原理、時序特性、功能表、特征方程表達式，不同觸發(fā)器之間的相互轉(zhuǎn)換；了解：利用硬件描述語言（Verilog語言）對各種類型觸發(fā)器進行仿真，加深對各種類型觸發(fā)器功能作用的理解；學習用Verilog語言設(shè)計時序電路。了解：時序電路設(shè)計中的其他的設(shè)計方法。第八章第八章時序邏輯設(shè)計實踐時序邏輯設(shè)計實踐（12學時）學時）掌握：利用基本的邏輯門、時序元件作為設(shè)計的基本元素完成時鐘同步狀態(tài)機電路的設(shè)計任務(wù)：計數(shù)器、移位寄存器、序列檢

9、測電路和序列發(fā)生器的設(shè)計；掌握：利用基本的邏輯門和已有的中規(guī)模集成電路（MSI）時序功能器件作為設(shè)計的基本元素完成更為復(fù)雜的時序邏輯電路設(shè)計的方法。掌握：二進制計數(shù)器及其應(yīng)用：模n計數(shù)器的設(shè)計；移位寄存器及其應(yīng)用：串并轉(zhuǎn)換（SerialtoParallelConversion）原理，環(huán)形計數(shù)器（RingCounter）和扭環(huán)計數(shù)器（TwistedRingCounters）的電路結(jié)構(gòu)工作原理及應(yīng)用；修改成自啟動的方法。了解：線性反饋移位寄

10、存器(LFSR)計數(shù)器的特點、設(shè)計方法及應(yīng)用；迭代與時序電路（IterativeversusSequentialCircuits)；了解：掃描觸發(fā)器(ScanFlipFlop)特性及基本應(yīng)用；了解：開關(guān)消抖(SwitchDebouncing)電路、總線保持電路（BusHolderCircuit）原理；了解：利用QuatusII(MAXplusII)文本法等（Verilog語言）進行時序電路基本功能單元及大中型綜合性電路的仿真分析和設(shè)計。

11、了解：時序電路文檔標準(SequentialCircuitDocumentationStards)；時序電路設(shè)計中的其他問題：大型時序電路的結(jié)構(gòu)劃分，時鐘偏移（ClockSkew)，異步輸入處理等。了解：數(shù)字邏輯系統(tǒng)設(shè)計的其他問題：數(shù)字邏輯設(shè)計中設(shè)計工具的作用、設(shè)計的可測試性問題、數(shù)字邏輯系統(tǒng)可靠性的問題、高速數(shù)字邏輯系統(tǒng)中信號傳輸?shù)南嚓P(guān)問題。第九章第九章存儲器（存儲器（2學時）學時）了解：存儲器（ROMSRAM）的基本工作原理和結(jié)構(gòu)；