版權(quán)說(shuō)明:本文檔由用戶(hù)提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、,硬件測(cè)試部 韓海磊 2009.5.24,客戶(hù)第一 | 陽(yáng)光溝通 | 團(tuán)隊(duì)協(xié)作 | 擁抱變化 | 學(xué)習(xí)成長(zhǎng),信號(hào)完整性基礎(chǔ),不斷縮小的特征尺寸,為什么要進(jìn)行信號(hào)完整性分析?,信號(hào)邊緣速率越來(lái)越快片內(nèi)和片外時(shí)鐘速率越來(lái)越高系統(tǒng)和板級(jí)SI、EMC問(wèn)題更加突出,越來(lái)越強(qiáng)的電路功能,電路的集成規(guī)模越來(lái)越大I/O數(shù)越來(lái)越多單板互連密度不斷加大,越來(lái)越強(qiáng)的市場(chǎng)競(jìng)爭(zhēng),推向市場(chǎng)的時(shí)間不斷減少開(kāi)發(fā)成本成為主要推動(dòng)力越來(lái)越強(qiáng)的市場(chǎng)競(jìng)
2、爭(zhēng)一次性設(shè)計(jì)成功的挑戰(zhàn),Signal Integrity定義,信號(hào)完整性(Signal Integrity):就是指電路系統(tǒng)中信號(hào)的質(zhì)量,如果在要求的時(shí)間內(nèi),信號(hào)能不失真地從源端傳送到接收端,我們就稱(chēng)該信號(hào)是完整的。,信號(hào)完整性它包含兩方面的內(nèi)容,一是獨(dú)立信號(hào)的質(zhì)量,另一個(gè)是時(shí)序。我們?cè)陔娮釉O(shè)計(jì)的過(guò)程中不得不考慮兩個(gè)問(wèn)題:信號(hào)有沒(méi)有按時(shí)到達(dá)目的地?信號(hào)達(dá)到目的地后它的質(zhì)量如何?我們做信號(hào)完整性分析的目的就是確認(rèn)高頻數(shù)字傳輸?shù)目煽啃?/p>
3、。,在數(shù)字系統(tǒng)中,信號(hào)以邏輯‘0’或者‘1’的方式從一個(gè)器件傳輸?shù)搅硗庖粋€(gè)器件,信號(hào)到底是‘0’還是‘1’一般來(lái)說(shuō)它們都是有一個(gè)參考電平的。在接收端的輸入門(mén)里面,如果信號(hào)的電壓超過(guò)高電平參考電壓Vih,則該信號(hào)被識(shí)別為高邏輯;如果信號(hào)的電壓低于低電平的參考電壓Vil,則該信號(hào)就被識(shí)別為低邏輯。我們下面這個(gè)圖就是一個(gè)理想的信號(hào),,信號(hào)完整性的一些概念,1.傳輸線(Transmission Line):由兩個(gè)具有一定長(zhǎng)度的導(dǎo)體組成回路的連接
4、線,我們稱(chēng)之為傳輸線,有時(shí)也被稱(chēng)為延遲線。傳輸線一共有四種:微波線,帶狀線,差分線和放射狀傳輸線,2.集總電路(Lumped circuit):在一般的電路分析中,電路的所有參數(shù),如阻抗、容抗、感抗都集中于空間的各個(gè)點(diǎn)上,各個(gè)元件上,各點(diǎn)之間的信號(hào)是瞬間傳遞的,這種理想化的電路模型稱(chēng)為集總電路。3.分布式系統(tǒng)(Distributed System):實(shí)際的電路情況是各種參數(shù)分布于電路所在空間的各處,當(dāng)這種分散性造成的信號(hào)延遲時(shí)間與信號(hào)
5、本身的變化時(shí)間相比已不能忽略的時(shí)侯,整個(gè)信號(hào)通道是帶有電阻、電容、電感的復(fù)雜網(wǎng)絡(luò),這就是一個(gè)典型的分布參數(shù)系統(tǒng) 4.特征阻抗(Characteristic Impedance):交流信號(hào)在傳輸線上傳播中的每一步遇到不變的瞬間阻抗就被稱(chēng)為特征阻抗,也稱(chēng)為浪涌阻抗,記為Z0??梢酝ㄟ^(guò)傳輸線上輸入電壓對(duì)輸入電流的比率值(V/I)來(lái)表示,5.趨膚效應(yīng)(Skin effect):指當(dāng)信號(hào)頻率提高時(shí),流動(dòng)電荷會(huì)漸漸向傳輸線的邊緣靠近,甚至中間將沒(méi)
6、有電流通過(guò)。與此類(lèi)似的還有集束效應(yīng),現(xiàn)象是電流密集區(qū)域集中在導(dǎo)體的內(nèi)側(cè) 6.反射(Reflection):指由于阻抗不匹配而造成的信號(hào)能量的不完全吸收,發(fā)射的程度可以有反射系數(shù)ρ表示。,7.過(guò)沖/下沖(Over shoot/under shoot):過(guò)沖就是指接收信號(hào)的第一個(gè)峰值或谷值超過(guò)設(shè)定電壓——對(duì)于上升沿是指第一個(gè)峰值超過(guò)最高電壓;對(duì)于下降沿是指第一個(gè)谷值超過(guò)最低電壓,而下沖就是指第二個(gè)谷值或峰值 8.振蕩:在一個(gè)時(shí)鐘周期中
7、,反復(fù)的出現(xiàn)過(guò)沖和下沖,我們就稱(chēng)之為振蕩 9.串?dāng)_:串?dāng)_是指當(dāng)信號(hào)在傳輸線上傳播時(shí),因電磁耦合對(duì)相鄰的傳輸線產(chǎn)生的不期望的電壓噪聲干擾,這種干擾是由于傳輸線之間的互感和互容引起的。,10.地彈(Ground Bounce):指由于封裝電感而引起地平面的波動(dòng),造成芯片地和系統(tǒng)地不一致的現(xiàn)象。主要的信號(hào)完整性問(wèn)題包括反射、振蕩、地彈、串?dāng)_等,在信號(hào)完整性測(cè)試中主要的測(cè)量參數(shù): 上升時(shí)間(risetime) :上升沿從10%到90%(
8、或者20%-80%)所需要的時(shí)間 下降時(shí)間(falltime):下降沿從90%到10%(或者80%-20%)所需要的時(shí)間 過(guò)沖(Overshoot):就是第一個(gè)峰值或谷值超過(guò)設(shè)定電壓――對(duì)于上升沿是指最高電壓 而對(duì)于下降沿是指最低電壓,下沖(undershoot):就是第二個(gè)峰值或谷值超過(guò)設(shè)定電壓―― 對(duì)于上升沿過(guò)度地谷值或?qū)τ谙陆笛靥蟮胤逯怠?設(shè)置時(shí)間(settling time)就是對(duì)于一個(gè)振蕩的信號(hào)穩(wěn)定到指定的最終值
9、所需的時(shí)間,信號(hào)的偏移(skew):是對(duì)于同一個(gè)網(wǎng)絡(luò)到達(dá)不同的接收器端之間的時(shí)間偏差。 Slew rate:就是邊沿斜率(-個(gè)信號(hào)的電壓相對(duì)時(shí)間改變的比率)。建立時(shí)間(setup time):是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以前,數(shù)據(jù)穩(wěn)定不變的時(shí)間,如果建立時(shí)間不夠,數(shù)據(jù)將不能在這個(gè)時(shí)鐘上升沿被打入觸發(fā)器;保持時(shí)間(hold time):是指在觸發(fā)器的時(shí)鐘信號(hào)上升沿到來(lái)以后,數(shù)據(jù)穩(wěn)定不變的時(shí)間, 如果保持時(shí)間不夠,數(shù)據(jù)同樣不能被打
10、入觸發(fā)器,電平?jīng)]有達(dá)到邏輯電平門(mén)限,負(fù)載過(guò)重傳輸線過(guò)長(zhǎng)電平不匹配驅(qū)動(dòng)速度慢,,常見(jiàn)的信號(hào)完整性現(xiàn)象及其產(chǎn)生的原因,多次跨越邏輯電平閾值錯(cuò)誤,電感量過(guò)大阻抗不匹配,,延時(shí)錯(cuò)誤(Propagation Delay),負(fù)載過(guò)重傳輸線過(guò)長(zhǎng)驅(qū)動(dòng)速度慢,,上沖/下沖,高速、大電流驅(qū)動(dòng)阻抗未匹配電感量過(guò)大,,振鈴(不單調(diào)),傳輸線過(guò)長(zhǎng)串?dāng)_多負(fù)載阻抗不匹配,,昏睡的眼圖,原因很多:阻抗不連續(xù),損耗…,,串行總線及測(cè)試從并行總線
11、到串行總線PCI Express簡(jiǎn)介,總線發(fā)展的6大特點(diǎn):單端信令=> 差分信令并行數(shù)據(jù)=> 串行數(shù)據(jù)共享時(shí)鐘=> 嵌入式時(shí)鐘預(yù)加重?cái)U(kuò)頻時(shí)鐘,總線發(fā)展的特點(diǎn),大的信號(hào)電壓擺幅更多的EMI干擾與噪聲, 較低的SNR,單端信令和差分信令比較,第一點(diǎn): 單端信令=> 差分信令,小的信號(hào)電壓擺幅, 更少的耗電更少的EMI干擾與噪聲, 差分信令去除共模噪聲, 實(shí)現(xiàn)較高的SNR,差分方法測(cè)量1個(gè)差分信號(hào)
12、2個(gè)通道A/D前相減運(yùn)放CMRR>30dB!不需De-Skew,差分信號(hào)測(cè)試方法,單端方法測(cè)量2個(gè)單端信號(hào)2個(gè)通道A/D后相減需要De-Skew,,,Data與CLK的Skew => 建立保持時(shí)間違反通過(guò)復(fù)雜的布線促使在接收端不違反建立保持時(shí)間速度高=> 建立保持時(shí)間窗口更小=> 更難控制布線傳輸延遲一致串行數(shù)據(jù)PCB占用空間較小測(cè)試建立保持時(shí)間=> 測(cè)試抖動(dòng),并行數(shù)據(jù)和串行數(shù)據(jù),第二點(diǎn):
13、 并行數(shù)據(jù)=> 串行數(shù)據(jù),PCB上的并行總線走線和串行總線走線,共享時(shí)鐘和嵌入式時(shí)鐘,第三點(diǎn): 共享時(shí)鐘=> 嵌入式時(shí)鐘,共享時(shí)鐘: 范例: PCI時(shí)鐘與數(shù)據(jù)分別不同路徑被傳送布線時(shí)要注意不能違反建立與保持時(shí)間源同步Source Synchronous: 范例: AGP單一Strobe, 或時(shí)鐘加Strobe, 并行多路數(shù)據(jù)源同步布線時(shí)要注意不能違反建立與保持時(shí)間串行差分: 范例: PCI-E單傳數(shù)據(jù), 不傳時(shí)
14、鐘, 接收端恢復(fù)時(shí)鐘布線時(shí)需要注意一對(duì)差分線的傳輸時(shí)延更簡(jiǎn)潔的布線, 容易實(shí)現(xiàn)更長(zhǎng)的傳輸距離與速度串行差分 需要注意:眼圖、抖動(dòng)、阻抗連續(xù)性和匹配,抖動(dòng)的定義為“信號(hào)的定時(shí)事件與其理想位置之間的偏差,抖動(dòng),按待測(cè)試信號(hào)的種類(lèi)來(lái)劃分:時(shí)鐘抖動(dòng)數(shù)據(jù)抖動(dòng),按計(jì)算方法來(lái)劃分:TIE抖動(dòng):信號(hào)周期相對(duì)于一個(gè)已知或恢復(fù)時(shí)鐘的誤差。Period抖動(dòng):是在多個(gè)周期內(nèi)對(duì)信號(hào)周期的變化進(jìn)行的測(cè)量。Cycle to Cycle抖動(dòng):是對(duì)信號(hào)
15、相鄰周期的變化進(jìn)行測(cè)量的結(jié)果。Half Period抖動(dòng):半個(gè)周期的抖動(dòng)變化(與Period jitter的計(jì)算類(lèi)似,例:某100MHz時(shí)鐘,第一個(gè)到第四個(gè)周期分別為9.9ns, 10.1ns, 9.9ns, 10.0ns,假設(shè)其理想時(shí)鐘固定在10nsTIE Jitter: T1 = 10-9.9 = 0.1, T2 = 10-10.1 = -0.1, T3 = 10-9.9 = 0.1 ,T4 = 10-10 = 0TI
16、E pk-pk jitter = 0.1 –(-0.1) = 0.2 nsTIE RMS jitter = 參數(shù)T1..T4 的標(biāo)準(zhǔn)偏差,Period Jitter?P1 = 9.9 P2 = 10.1 P3 = 9.9 P4 = 10?Period Jitter pk-pkvalue = 10.1 -9.9 = 0.2 ns?Period Jitter RMS value =參數(shù)P1..P4 的標(biāo)準(zhǔn)偏差Cycle to Cy
17、cle jitter?C1 = P2-P1 = 10.1-9.9 = 0.2 C2 = P3-P2 = 9.9-10.1 = -0.2 C3 = P4-P3 = 10-9.9 = 0.1?Cycle to cycle jitter PK-PK value = 0.4 ns?Cycle to cycle jitter RMS value =參數(shù)C1..C4 的標(biāo)準(zhǔn)偏差,抖動(dòng)的分類(lèi),Tj:為在特定BER下的總抖動(dòng)。Dj:固有抖動(dòng)是總
18、抖動(dòng)的峰-峰非隨機(jī)部分。該參數(shù)是所測(cè)得的周期性抖動(dòng)(Pj)的峰-峰值和數(shù)據(jù)相關(guān)性抖動(dòng)(DDj)之和。DJ 的最常見(jiàn)原因,包括反射、串音、開(kāi)關(guān)噪聲以及電磁干擾EMI。Pj:周期性抖動(dòng)(有時(shí)稱(chēng)為“正弦抖動(dòng)”)是由與數(shù)據(jù)信號(hào)不相關(guān)的原因引起的抖動(dòng)。該DJ 組件來(lái)自于相鄰的電路,例如電源噪聲、片上振蕩器、數(shù)據(jù)總線等,我們可以觀測(cè)其抖動(dòng)頻率成分,再根據(jù)其抖動(dòng)頻率成分找到抖動(dòng)源,采取相關(guān)措施減少抖動(dòng)。DCD:占空比失真是在所捕獲的波形中測(cè)量所有
19、脈沖得到的正向脈沖(低-高-低)和負(fù)向脈沖(高-低-高)之間的寬度的平均差。ISI:碼間干擾抖動(dòng)是數(shù)據(jù)跳變序列相關(guān)的系統(tǒng)影響導(dǎo)致的峰-峰抖動(dòng)。Rj:隨機(jī)抖動(dòng)被認(rèn)為是服從高斯分布并且是無(wú)界的,Rj的主要來(lái)源是熱噪聲, Rj(隨機(jī)抖動(dòng))=(Tj-Dj)/N,N 是相對(duì)應(yīng)所選BER(或者置信區(qū)間)的標(biāo)準(zhǔn)偏差的數(shù)量。,眼圖的形成,傳統(tǒng)眼圖,實(shí)時(shí)眼圖:,預(yù)加重Pre-Emphasis,Fequency Dependent Loss: 基本
20、上傳輸線是一低通濾波器, 信號(hào)傳輸時(shí)高頻的含量比低頻含量損耗得更厲害, 預(yù)加重是將信號(hào)的幅度在跳變時(shí)加大在PCI , Express當(dāng)中, 規(guī)范要求跳變時(shí)的幅度比沒(méi)有跳變時(shí)高3.5dB,對(duì)時(shí)鐘進(jìn)行調(diào)制, 調(diào)制信號(hào)的頻率通常在30-33KHz范圍內(nèi), 而調(diào)制過(guò)程是將時(shí)鐘的頻率比其額定的頻率調(diào)偏0.25%~4%范圍內(nèi), 所謂的Down Spreading, 經(jīng)過(guò)調(diào)制后的效果是將時(shí)鐘的頻譜擴(kuò)散, 減低時(shí)鐘通過(guò)EMI對(duì)外部的干擾,擴(kuò)
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶(hù)所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶(hù)上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶(hù)上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶(hù)因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 過(guò)濾器完整性測(cè)試原理及在線完整性測(cè)試
- usb3.0信號(hào)完整性仿真設(shè)計(jì)和測(cè)試
- 面向大屏拼接技術(shù)的信號(hào)完整性仿真與測(cè)試.pdf
- 高速互連中的信號(hào)完整性分析與測(cè)試技術(shù)研究.pdf
- 信號(hào)完整性分析
- 信號(hào)完整性分析基礎(chǔ)系列之十九——高速串行信號(hào)接收機(jī)測(cè)試
- 高速PCB的信號(hào)完整性分析與硬件設(shè)計(jì).pdf
- 高速數(shù)字測(cè)試模塊——信號(hào)完整性仿真及底層驅(qū)動(dòng)設(shè)計(jì).pdf
- 基于JTAG的SOC互連信號(hào)完整性測(cè)試系統(tǒng)的設(shè)計(jì).pdf
- 基于雷達(dá)信號(hào)處理硬件系統(tǒng)的高速信號(hào)完整性分析.pdf
- 基于CJTAG電路系統(tǒng)互連信號(hào)完整性測(cè)試生成的設(shè)計(jì).pdf
- 高速電路信號(hào)完整性與電源完整性研究.pdf
- 復(fù)雜互連結(jié)構(gòu)信號(hào)完整性建模及故障測(cè)試研究.pdf
- 輪狀疫苗樓完整性測(cè)試儀urs
- 信號(hào)完整性與電源完整性的研究與仿真.pdf
- BGA封裝器件間互連的信號(hào)完整性分析和測(cè)試方法研究.pdf
- 基于電力線通信硬件設(shè)計(jì)的信號(hào)完整性仿真.pdf
- 用cadence進(jìn)行信號(hào)完整性
- 板級(jí)信號(hào)完整性、電源完整性和電磁干擾研究.pdf
- 高速高密度PCB信號(hào)完整性與電源完整性研究.pdf
評(píng)論
0/150
提交評(píng)論