版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、8. 順序回路の簡単化,機(jī)能的な順序回路,五島 正裕,前回の復(fù)習(xí),,順序回路の例,Q自動販売機(jī)使える硬貨は100円のみ200円の商品1種のみ100円が 2個投入されると,商品を送り出すその順序機(jī)械:入力 x:100円が投入されると,1サイクルの間だけ 1出力 z:1 のとき,商品が送り出される,順序回路の例,clock,,z,,,time,,,,x,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,
2、,,,,,,,順序回路の例,,time,A,B,0 / 0,1 / 0,1 / 1,0 / 0,狀態(tài)遷移図(state diagram),狀態(tài)遷移表(state transition table),x / z,,順序回路の例,狀態(tài)A と B(たとえば)D-FF 1個で狀態(tài)割り當(dāng)てA : Q = 0B : Q = 1,,Q,D,,clock,,順序回路の例,次狀態(tài)関數(shù)(next state function)の真理値表
3、,出力関數(shù)(output function)の真理値表,狀態(tài)遷移表,,,,,A : Q = 0B : Q = 1,D = Q’x + Qx’,z = Qx,順序回路の例,,Q,D,z,x,,,,,,,clock,,,,z,,time,,,,x,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,Q,,,,,,,,,,,,,,,,,,,,順序回路の例 その2,Q自動販売機(jī)使える硬貨は100円のみ200円の商品1種のみ
4、100円が 2個投入されると,次のサイクルに 商品を送り出すその順序機(jī)械:入力 x:100円が投入されると,1サイクルの間だけ 1出力 z:1 のとき,商品が送り出される,順序回路の例 その2,,Q,D,z,x,,,,,,,clock,,,,z,,time,,x,,,,,,,,,,,,,,,,,,,,,,Q,,,,,,,,,,,,,,,,,,,,Mealy 機(jī)械 と Moore 機(jī)械,,Q,D,z,x,,,,,,,clk,,,
5、,,Q,D,z,x,,,,,,,clk,,,,Mealy 機(jī)械,Moore 機(jī)械,Mealy 機(jī)械 と Moore 機(jī)械,入力,clk,出力,Mealy 機(jī)械,Moore 機(jī)械,次狀態(tài)関數(shù),出力関數(shù),,,,,,,,入力,clk,出力,次狀態(tài)関數(shù),出力関數(shù),,,,,,,,現(xiàn)狀態(tài),現(xiàn)狀態(tài),次狀態(tài),次狀態(tài),順序回路の簡単化,,順序回路の簡単化,狀態(tài)の削除不要な狀態(tài)の削除重複した狀態(tài)の削除狀態(tài)割り當(dāng)ての「最適」化,不要な狀態(tài)の削除,,Q
6、,D,z,x,,,,,,,clk,,,,A00,B01,1 / 0,1 / 1,C10,0 / 0,1 / 0,0 / 1,D11,0 / 0,,0 / 1,,1 / 1,,初期狀態(tài),a,b,,aq,bq,bd,ad,不要な狀態(tài)の削除,,,,,,x : don’t care,ad = aq’x + aqx’,bd = aqx,z = bq,不要な狀態(tài)の削除,ad = aq’x + aqx’,bd = aq x,z = bq,,Q
7、,D,z,x,,,,,,,clock,,,,,a,b,aq,bq,bd,ad,重複した狀態(tài)の削除,,Q,D,z,x,,,,,,,clock,,,z,x,,,,,,clock,,,,,,,a,b,重複した狀態(tài)の削除,z,x,,,,,,clock,,,,,a,b,,,,次狀態(tài)と出力が同じ狀態(tài)は,同じ狀態(tài),重複した狀態(tài)の削除,,,,次狀態(tài)と出力が同じ狀態(tài)は,同じ狀態(tài),A00,B01,1 / 0,1 / 0,C10,0 / 0,D11,
8、0 / 0,,1 / 0,,0 / 0,,0 / 1,,,1 / 1,A00,B01,1 / 0,1 / 0,D11,0 / 0,,0 / 0,,0 / 1,,1 / 1,,狀態(tài)割り當(dāng)ての「最適」化,狀態(tài)割り當(dāng)てA:00, B:01, C:10, D:11A:00, B:01, C:11, D:10...n 個の狀態(tài)を k 個のFFで表すとき,異なる割り當(dāng)て(2k ? 1)! / (2k ? n)! k! 通りn =
9、 3, k = 2? 3 通りn = 5, k = 3? 140 通りn = 10, k = 4? 27億+ 通り効率のよいアルゴリズムは知られていない!仕様どおり,素直に設(shè)計(jì)したほうがよい(?),機(jī)能的な順序回路,,機(jī)能的な組み合わせ回路,これまでの內(nèi)容すべての組み合わせ回路 : 論理関數(shù)(完全集合)論理回路の簡単化 ? 最小の積和形(和積型)回路しかし,実際は…大規(guī)模で複雑な回路に対しては困難:そ
10、の論理関數(shù)を求めるそれを簡単化する,機(jī)能的な組み合わせ回路,階層化設(shè)計(jì) (hierarchical design)ex) ソフトウェアのサブルーチン機(jī)能的な組み合わせ回路比較的単純頻繁に使われる,機(jī)能的な組み合わせ回路の例,非演算回路セレクタデコーダエンコーダ演算回路ALUシフタ浮動小數(shù)點(diǎn)演算器,機(jī)能的な順序回路,これまでの內(nèi)容すべての順序回路 : 狀態(tài)遷移順序回路の簡単化 ? 狀態(tài)遷移の簡単化しかし
11、,実際は…大規(guī)模で複雑な回路に対しては困難:その狀態(tài),遷移を求めるそれを簡単化する,機(jī)能的な組み合わせ回路,階層化設(shè)計(jì) (hierarchical design)ex) ソフトウェアのサブルーチン機(jī)能的な順序回路比較的単純頻繁に使われる,機(jī)能的な順序回路の例,機(jī)能的な順序回路の例:レジスタカウンタシフト?レジスタ,レジスタ,n-bit レジスタ ≒n 個の D-FF,,,Q[0],D[0],,,,Q[1],D[1
12、],,,,Q[n?1],D[n?1],,,,clk,,レジスタ(ライト?イネーブル付き),n-bit レジスタ ≒n 個の D-FFWrite-Enable:we0: 保持1: 書き込み,,,,Q[0],D[0],,,,,Q[1],D[1],,,,,Q[n?1],D[n?1],,,,,,we,clk,,,,,,レジスタ(ライト?イネーブル付き),n-bit レジスタ ≒n 個の D-FFWrite-Enable:we0
13、: 保持1: 書き込みクロック?ゲーティング,,,Q[0],D[0],,,,Q[1],D[1],,,,Q[n?1],D[n?1],,,,we,clk,,,,クロック?ゲーティング,,,,we,clk,c,,,time,clk,,,,,,we,,,,,,,c,,,,,,,,,,,,,,,下げるのが遅いと...,失敗!,リセット,フリップ?フロップ初期狀態(tài)(電源投入直後の狀態(tài)):不定 (unknown),,,,,1,1,0,0,,,
14、,,,,,,,,,非同期リセット付き D-FF,非同期リセット (asynchronous reset)クロックと関係なく(非同期に),出力を 0 に,,D,Q,,,,,R,R,,,,Q,D,,R,async_reset’,clock,,,sync_reset’,data,,,(バイナリ)カウンタ,二進(jìn)數(shù)を保存入出力:キャリー入力:Cin1 :インクリメント,,,Q[0],Cin,,,,Q[1],,,,,,,,,,,,,Q[2
15、],,,,,,,clk,C0,C1,,C2,1,0,1,1,1,1,1,0,0,,+),1,1,桁上げ (carry),0,(バイナリ)カウンタ,カウンタ:アップ?カウンタダウン?カウンタアップ/ダウン?カウンタ,シフト?レジスタ,n-bit レジスタ入出力:Serial-In : SIParallel-Out : PO[n?1...0],,,PO[0],,,PO[1],,,PO[n?1],,,clk,,,,SI,,,シフ
16、ト?レジスタ(並列ロード付き),n-bit レジスタ 入出力:Serial-In : SIParallel-Out : PO[n?1...0]Parallel-In : PI[n?1...0]Load:l0: シフト1: ロード,,,PO[0],PI[0],,,,PO[1],PI[1],,,,PO[n?1],PI[n?1],,,,,,l,clk,,,,,,SI,,シフト?レジスタ,並列―直列,直列―並列変換 (para
17、llel-serial, serial-parallel conversion),,,,,,,,,,,,,,,,,,,,clk,SO,,PI,SI,PO,,,,,,,,,,,,,,,,,,,clk,SO,PI,SI,PO,,,,,clock recovery,,,,リング?カウンタ,リング?カウンタシフト?レジスタの FF のうち,1つ:プリセット殘り:リセット,,Q,D,,,Q,D,,,Q,D,,,Q,D,,,,,,R,R,R
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 東京大學(xué)研究倫理審査実施要項(xiàng)
- 東京大學(xué)公共政策大學(xué)院教材
- 東京大學(xué)研究倫理審査実施要項(xiàng)
- [學(xué)習(xí)]東京大學(xué)公共政策大學(xué)院
- 大學(xué)聲譽(yù)的形成機(jī)理研究——以東京大學(xué)為例.pdf
- 日本第一所國立學(xué)府東京大學(xué)
- 研究室
- 研究室
- 杭州市基礎(chǔ)教育研究室
- 北京大學(xué)國際關(guān)系學(xué)院-東京大學(xué)聯(lián)合培養(yǎng)
- 工學(xué)部基礎(chǔ)理工學(xué)科
- 基于情報研究室工作的中醫(yī)藥競爭情報監(jiān)測和采集系統(tǒng)探討.pdf
- 河南省基礎(chǔ)教育教學(xué)研究室
- 東京大學(xué)“法與現(xiàn)代社會”系列公開課交替?zhèn)髯g實(shí)踐報告.pdf
- 河南基礎(chǔ)教育教學(xué)研究室專項(xiàng)課題
- 魏縣黨史研究室
- 河南省基礎(chǔ)教育教學(xué)研究室文件
- 重點(diǎn)??蒲芯渴乙?guī)劃
- 河南省基礎(chǔ)教育教學(xué)研究室專項(xiàng)課題
- 雙回路高壓電纜入井敷設(shè)安全技術(shù)措施
評論
0/150
提交評論