數(shù)字鐘eda課程設計報告

上傳人：奔*** IP屬地：河北更新時間：2024-03-01 格式：doc 頁數(shù)：22 大小：1.13MB 人氣指數(shù)：12 舉報 版權(quán)申訴

已閱讀1頁，還剩21頁未讀，繼續(xù)免費閱讀

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領

文檔簡介

1、　　EDA課程設計報告　　目錄　　一、設計內(nèi)容簡介2　　二、設計要求2　　基本要求2</p

2、>　　提高部分要求3　　三、方案論證（整體電路設計原理）3　　四、各個模塊設計原理4　　4.1分頻電路模塊設計5　　4.2秒計時器模塊設計7　　4.3

3、分計時器模塊設計9　　4.4小時計時器模塊設計11　　4.5報時模塊設計13　　五、實驗中遇到問題及解決方法20　　六、結(jié)論20　　七、實驗心得21<

4、/b>　　八、參考文獻22　　設計內(nèi)容簡介　　設計一個數(shù)字鐘，可以完成00:00:00到23:59:59的計時功能，并在控制電路的作用下具有保持、清零、快速校時、快速校分、整點報時等功能。

5、　　我設計的電路在具有基本功能的基礎上，增加了下列功能：改變分頻比、不同整點不同報時等；　　二、設計要求　　基本要求　　1、能進行正常的時、分、秒計時功能；　　2、分別由六個數(shù)碼管顯示時分秒的計時

6、；　　3、K1是系統(tǒng)的使能開關（K1=0正常工作，K1=1時鐘保持不變）；　　4、K2是系統(tǒng)的校分開關；　　5、K3是系統(tǒng)的校時開關；　　提高部分要求　　1、使時鐘具有整點報時功能（當時鐘計到

7、59’50”時開始　　報時，四個不同整點發(fā)出不同聲音）；　　2、分頻比可變；　　三、方案論證（整體電路設計原理）　　本實驗在實現(xiàn)實驗基本功能的基礎上，加入了整點報時等功能；　　圖1為實驗功能方

8、框圖：　　圖1 實驗方框圖　　數(shù)字計時器基本功能是計時，因此首先需要獲得具有精確振蕩時間的脈振信號，以此作為計時電路的時序基礎，實驗中可以使用的振蕩頻率源為4KHZ，通過分頻獲得所需脈沖頻率（1Hz,1KHz,500Hz）。為產(chǎn)生秒位，設計一個模60計數(shù)器，對1HZ的脈沖進行秒計數(shù)，產(chǎn)生秒位；為產(chǎn)生分位，通過秒位的

9、進位產(chǎn)生分計數(shù)脈沖，分位也由模60計數(shù)器構(gòu)成；為產(chǎn)生時位，用一個模24計數(shù)器對分位的進位脈沖進行計數(shù)。整個數(shù)字計時器的計數(shù)部分共包括六位：時十位、時個位、分十位、分個位、秒十位和秒個位。　　顯示功能是通過數(shù)選器、譯碼器、碼轉(zhuǎn)換器和7段顯示管實現(xiàn)的。因為實驗中只用一個譯碼顯示單元，7個7段碼（6個用于顯示時分秒，一個顯示星期），所以通過4個7選一MUX和一個3-8譯碼器配合，根據(jù)計數(shù)器的信號進行數(shù)

10、碼管的動態(tài)顯示。　　清零功能是通過控制計數(shù)器清零端的電平高低來實現(xiàn)的。只需使清零開關按下時各計數(shù)器的清零端均可靠接入有效電平（本實驗中是低電平），而清零開關斷開時各清零端均接入無效電平即可。　　校分校時功能由防抖動開關、邏輯門電路實現(xiàn)。其基本原理是通過邏輯門電路控制分計數(shù)器的計數(shù)脈沖，當校分校時開關斷開時，計數(shù)脈沖由低位計數(shù)器提供；當按下校分校時開通時，

11、既可以手動觸發(fā)出發(fā)式開關給進位脈沖，也可以有恒定的1Hz脈沖提供恒定的進位信號，計數(shù)器在此脈沖驅(qū)動下可快速計數(shù)。為實現(xiàn)可靠調(diào)時，采用防抖動開關（由D觸發(fā)器實現(xiàn)）克服開關接通或斷開過程中產(chǎn)生的一串脈沖式振動。　　保持功能是通過邏輯門控制秒計數(shù)器輸入端的1Hz脈沖實現(xiàn)的。正常情況下，開關不影響脈沖輸入即秒正常計數(shù)，當按下開關后，使脈沖無法進入計數(shù)端，從而實現(xiàn)計時保持功能。&l

12、t;p>　　整點報時功能可以通過組合邏輯電路實現(xiàn)。當計數(shù)器的各位呈現(xiàn)特定的電平時，可以選通特定的與門和或門，將指定的頻率信號送入蜂鳴器中，實現(xiàn)在規(guī)定的時刻以指定頻率發(fā)音報時。　　四、各個模塊設計原理　　總體的頂層原理圖如下：　　分頻電路模塊設計&

13、lt;p>　　一、原理圖：　　二、源代碼:　　Library ieee;　　Use ieee.std_logic_1164.all;　　Use ieee.std_logic_unsigned

14、.all;　　Entity fenp IS 　　Port( clk : IN STD_LOGIC;　　clk1k : OUT STD_LOGIC;　　clk500: OUT STD_LOGIC;　　clk1hz:OUT STD_L

15、OGIC　　);　　End;　　Architecture one of fenp is　　Signal F1k:STD_LOGIC;　　signal F5

16、00:std_logic;　　signal F1:std_logic;　　begin　　p1:process(clk)　　variable cnt1:std_logic_vector(1 downto 0);&

17、lt;p>　　variable cnt12:std_logic_vector(2 downto 0);　　variable cnt13:std_logic_vector(11 downto 0);　　begin　　if clk='1' and clk&#

18、39;event then 　　if cnt1="11" then F1k<='1';cnt1:="00"; --11-00=4 fen ping 　　else cnt1:=cnt1+1;F1k<='0';--111-000=8 fen ping</p&g

19、t;　　end if;--1111 1001 1111-0000 0000 0000=4000 fen ping　　if cnt12="111" then F500<='1';cnt12:="000"; --11-00=4 fen ping 　　els

20、e cnt12:=cnt12+1;F500<='0';--111-000=8 fen ping　　end if;　　if cnt13="111110011111" then F1<='1';cnt13:="000000000000&q

21、uot;; --11-00=4 fen ping 　　else cnt13:=cnt13+1;F1<='0';--111-000=8 fen ping　　end if;　　end if;

22、;　　end process;　　p2:process(F1k,F500,F1)　　variable cnt2:std_logic;　　variable cnt22:std_logic;　　variable cnt23:std_logic;</

23、p>　　begin　　if F1k'event and F1k='1' then　　cnt2:=not cnt2;　　if cnt2='1' then clk1k<='1';</

24、p>　　else clk1k<='0';　　end if;　　end if;　　if F500'event and F500='1' then

25、　　cnt22:=not cnt22;　　if cnt22='1' then clk500<='1';　　else clk500<='0';　　end if;<p&

26、gt;　　end if;　　if F1'event and F1='1' then　　cnt23:=not cnt23;　　if cnt23='1' then clk1hz<='1';&l

27、t;p>　　else clk1hz<='0';　　end if;　　end if;　　end process;　　end;<

28、/p>　　時序仿真圖：　　四、功能說明　　通過對輸入時鐘上升沿進行計數(shù)，以計數(shù)的溢出值F1k、F500、F1的上升沿對計數(shù)器輸出進行取反操作。從而可以對講計數(shù)頻率偶數(shù)次分頻，且輸出方波，占空比50%；　　4.2

29、秒計時器模塊設計　　一、電路原理：　　二、源代碼：　　library ieee;　　use ieee.std_logic_1164.all;　　use

30、ieee.std_logic_arith.all;　　use ieee.std_logic_unsigned.all;　　Entity second1 is　　port(clk1s:in std_logic;　　reset: in std_logic;

31、;　　sec2,sec1:buffer std_logic_vector(3 downto 0);--miao gaodiwei　　sec0:out std_logic-- miao jinwei　　);　　end second1;

32、;　　Architecture A of second1 is　　begin 　　process(clk1s,reset)　　begin 　　if reset='0&

33、#39; then --qing ling　　sec1<="0000";　　sec2<="0000";　　sec0<='0';　　elsif clk1s'event and clk1s=&#

34、39;1' then 　　if (sec1="1001" and sec2="0101") then --jidao 59s　　sec2<="0000";　　sec1<="0000";&

35、lt;p>　　sec0<='1';　　elsif (sec1="1001") then --jidao 9s　　sec1<="0000";　　sec2<=sec2+1;　　sec0<

36、='0';　　else sec1<=sec1+1; --zhengchangjishu 1s　　sec0<='0';　　end if;　　end if;</b

37、>　　end process;　　end;　　三、時序仿真：　　四、功能說明：　　對輸入1Hz的頻率進行計數(shù)，

38、用reset進行復位清零；只有reset為高時才開始計數(shù)；輸出2組4位的BCD碼，用于數(shù)碼管顯示；達到59s時輸出進位信號色sec0；　　4.3分計時器模塊設計　　一、原理圖設計：　　二、源代碼：

39、;　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_arith.all;　　use ieee.std_logic_unsigned.all;　　entity minute1 is</p

40、>　　port( clkm:in std_logic; --miao jinwei 　　clk1s:in std_logic; --jiao feng xinhao　　setm:in std_logic; -- jiao feng kongzhi　　min2,min1:buf

41、fer std_logic_vector(3 downto 0); --fengzhong gaodiwei　　minco: out std_logic --fengzhong jinwei 　　);　　end;</p&

42、gt;　　Architecture A of minute1 is　　signal clkx:std_logic;　　begin　　pclkm:process(clkm,clk1s,setm)

43、　begin　　if setm='1' then clkx<=clk1s;　　else clkx<=clkm;　　end if;　　end process;<

44、;p>　　pcontm:process(clkx)　　begin 　　if clkx'event and clkx='1' then　　if(min1="1001" and min2="0101") the

45、n　　min1<="0000";　　min2<="0000";　　minco<='1';　　elsif (min1="1001") then <p&

46、gt;　　min1<="0000";　　min2<=min2+1;　　minco<='0';　　else min1<=min1+1;　　minco<='0';&

47、lt;p>　　end if;　　end if;　　end process;　　end;、　　三、時序仿真：<

48、/p>　　四、功能說明：　　對輸入的秒進位進行計數(shù)，記滿59min時產(chǎn)生進位信號minco，正常分計數(shù)值由兩組4位BCD碼送出，用于數(shù)碼管顯示；setm引入快速計分信號1Hz；　　小時計時器模塊設計<b&

49、gt;　　原理圖：　　二、源代碼：　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_arith.all;&l

50、t;p>　　use ieee.std_logic_unsigned.all;　　entity hour1 is　　port(clkh:in std_logic;　　clk1s: in std_logic;　　seth:in std_logic;

51、　　hou2,hou1:buffer std_logic_vector(3 downto 0)　　);　　end;　　Architecture A of hour1 is

52、signal clky : std_logic;　　begin 　　pclkh:process(clkh,clk1s,seth)　　begin　　if seth='1' then

53、 clky<=clk1s;else clky<=clkh;　　end if;　　end process;　　pconth:process(clky)　　begin

54、　　if clky'event and clky='1' then　　if (hou1="0011"and hou2="0010") then 　　hou1<="0000";　　hou2<=&quo

55、t;0000";　　elsif (hou1="1001") then 　　hou1<="0000";　　hou2<=hou2+1;　　else hou1<=hou1+1;<

56、p>　　end if;　　end if;　　end process;　　end;　　三、時序仿真：</p&g

57、t;　　四、功能說明　　對輸入的分計數(shù)進位脈沖進行計數(shù)；輸出2組4位BCD碼，用于數(shù)碼管顯示；seth引入1Hz脈沖對小時進行快速計數(shù)；　　報時模塊設計　　原理圖：</p&

58、gt;　　二、源代碼：　　library ieee;　　use ieee.std_logic_1164.all;　　use ieee.std_logic_arith.all;　　use ieee.std_logi

59、c_unsigned.all;　　entity alarm1　　is　　port(clk1s:in std_logic;　　clk500:in std_logic;　　clk1k:in st

60、d_logic;　　sec2,sec1:in std_logic_vector(3 downto 0);　　min2,min1:in std_logic_vector(3 downto 0);　　hou2,hou1:in std_logic_vector(3 downto 0);<p

61、>　　alarm:out std_logic　　);　　end;　　Architecture A of alarm1 is　　begin </p&

62、gt;　　process(clk1s)　　variable flag500 :std_logic;　　variable flag1k :std_logic;　　--variable hou:std_logic_vector(7 downto 0);

63、　　begin 　　if clk1s'event and clk1s='1' then　　if((hou2="0000" and hou1="0000") and min1="1001" and min2="0101&quo

64、t; and sec2="0101") then --0 xiaoshi 59fen 50miao　　case sec1 is--mingjiao 2ci 1 di 1 gao 4 9　　--when "0000"=> flag500:='1'; <

65、;p>　　--when "0011"=> flag500:='1';　　when "0100"=> flag500:='1';　　--when "0110"=> flag500:='1';<

66、;p>　　when "1001"=> flag1k:='1';　　when others=> flag500:='0';flag1k:='0';　　end case;　　--else f

67、lag500:='0';flag1k:='0';　　elsif( (hou2="0001" and hou1="0010")and min1="1001" and min2="0101" and sec2="0101") then --12 xiaoshi 59fe

68、n 50miao　　case sec1 is--mingjiao 2ci 1 gao 1 di 9 4　　--when "0000"=> flag1k:='1';　　--when "0011"=> flag1k:='1'

69、;　　when "0100"=> flag1k:='1';　　--when "0110"=> flag500:='1';　　when "1001"=> flag500:='1';&l

70、t;/p>　　when others=> flag500:='0';flag1k:='0';　　end case;　　elsif((hou2="0000" and hou1="0011") and min1=&

71、quot;1001" and min2="0101" and sec2="0101") then --3 xiaoshi 59fen 50miao　　case sec1 is--mingjiao 3ci 2 di 1 gao 14 9 　　when "0001"=>

72、 flag500:='1'; 　　--when "0010"=> flag500:='1';　　when "0100"=> flag500:='1';　　--when "0110"=>

73、; flag500:='1';　　when "1001"=> flag1k:='1';　　when others=> flag500:='0';flag1k:='0';　　end case;&l

74、t;/b>　　--else flag500:='0';flag1k:='0';　　elsif( (hou2="0001" and hou1="0101")and min1="1001" and min2="0101" and sec2=&

75、quot;0101") then --15 xiaoshi 59fen 50miao　　case sec1 is--mingjiao 3ci 2 gao 1 di 14 9　　when "0001"=> flag1k:='1';　　--when &quo

76、t;0010"=> flag1k:='1';　　when "0100"=> flag1k:='1';　　--when "0110"=> flag1k:='1';　　when "100

77、1"=> flag500:='1';　　when others=> flag500:='0';flag1k:='0';　　end case;　　elsif( (hou2="0000"

78、 and hou1="0110")and min1="1001" and min2="0101" and sec2="0101") then --6 xiaoshi 59fen 50miao　　case sec1 is--mingjiao 4ci 3 di 1 gao 135 9<

79、;p>　　when "0001"=> flag500:='1';　　when "0011"=> flag500:='1';　　when "0101"=> flag500:='1';<p&g

80、t;　　--when "0101"=> flag1k:='1';　　--when "0111"=> flag500:='1';　　when "1001"=> flag1k:='1';

81、　　when others=> flag500:='0';flag1k:='0';　　end case;　　elsif( (hou2="0001" and hou1="1000")and min1="1001" and

82、 min2="0101" and sec2="0101") then --18 xiaoshi 59fen 50miao　　case sec1 is--mingjiao 4ci 3gao 1di 135 9　　when "0001"=> flag1k:='1';&l

83、t;/p>　　when "0011"=> flag1k:='1';　　when "0101"=> flag1k:='1';　　--when "0101"=> flag500:='1';</p

84、>　　--when "0111"=> flag1k:='1';　　when "1001"=> flag500:='1';　　when others=> flag500:='0';flag1k:='0'

85、;　　end case;　　elsif( (hou2="0000" and hou1="1001")and min1="1001" and min2="0101" and sec2="0101") then --9 x

86、iaoshi 59fen 50miao　　case sec1 is--mingjiao 5ci 4di 1gao 1357 9　　when "0001"=> flag500:='1';　　when "0011"=> flag500:=

87、'1';　　when "0101"=> flag500:='1';　　--when "0100"=> flag1k:='1';　　--when "0101"=> flag1k:=&#

88、39;1';　　when "0111"=> flag500:='1';　　when "1001"=> flag1k:='1';　　when others=> flag500:='0';flag1

89、k:='0';　　end case;　　elsif( (hou2="0010" and hou1="0001")and min1="1001" and min2="0101" and sec2="0101&quo

90、t;) then --21 xiaoshi 59fen 50miao　　case sec1 is--mingjiao 5ci 4gao 1di 1357 9　　when "0001"=> flag1k:='1';　　when "0011"=&g

91、t; flag1k:='1';　　when "0101"=> flag1k:='1';　　--when "0100"=> flag500:='1';　　--when "0101"=>

92、 flag500:='1';　　when "0111"=> flag1k:='1';　　when "1001"=> flag500:='1';　　when others=> flag500:='

93、;0';flag1k:='0';　　end case;　　else flag500:='0';flag1k:='0';　　end if;&l

94、t;b>　　end if;　　if flag500='1' then alarm<=clk500;　　elsif flag1k='1' then alarm<=clk1k;　　else alarm<='0';</p&

95、gt;　　end if;　　end process;　　end;　　三：時序仿真：　　四、功能說明：

96、;　　以下是報時表和對應的整點對應關系　　五、實驗中遇到問題及解決方法　　1.分頻電路仿真沒有波形。　　仔細分析發(fā)現(xiàn)，該電路的分頻比很大。由于我們的仿真時間設置得很小，所以沒有什么結(jié)果出現(xiàn)；通過修改仿真時間和分頻比，我得到了預期的波形；由于分頻比較大，所以在時序圖上看不出

97、1K和500Hz的區(qū)別；可用硬件進行測試，用示波器可以觀察到所需頻率值基本正確。　　2.試驗箱中沒有預期的4MHz的時鐘信號。　　解決辦法由多種，最常見的一種就是修改分頻比；還有就是可以用嵌入式鎖相環(huán)來得到所需頻率。　　六、結(jié)論　　本

98、實驗利用QuartusII軟件設計仿真了在滿足基本要求的基礎上帶鬧鐘功能的數(shù)字鐘，編譯后下載至SmartSOPC實驗系統(tǒng)中，實際效果與預期一致。　　七、實驗心得　　這次實驗進行過程中發(fā)現(xiàn)了自己存在的很多知識漏洞，并且在實驗中真正學會了電子系統(tǒng)設計方面的一些知識。實驗開始設計基本功能電路時我們進展得很順利，當天即完成了

99、基本計時功能。但是，我們并沒有意識到電路中存在的問題。次日進行功能擴展時，加入了鬧鈴功能，發(fā)現(xiàn)基本的進位都有問題。兩人研究了很長時間，將消顫開關的采樣頻率調(diào)高之后發(fā)現(xiàn)問題解決了。但是隨之而來的問題是，正常電路的校時校分功能無法實現(xiàn)。兩人研究修改了整整一天也沒有把這個問題解決掉。后來就懷疑是硬件出現(xiàn)了問題，但是把我們的程序下到其他機器上進行硬件測試時，問題還是存在，所以就斷定電路設計的某些地方是錯誤的，而且這個錯誤是鬧鈴功能加入之后出現(xiàn)。

100、最后在校時校分電路的進位模塊里發(fā)現(xiàn)了癥結(jié)所在，修改之后，電路穩(wěn)定正常工作。　　這次實驗中積累了如下經(jīng)驗：　　1、系統(tǒng)設計進要行充分的方案論證，不可盲目就動手去做；　　2、實驗中對每一個細節(jié)部分都要全面思考，要對特殊情況進行處理；　　3、對于數(shù)字系統(tǒng)，要考慮同步、異步問題；

101、　　4、數(shù)字電路的理論分析要結(jié)合時序圖；　　5、遇到問題，要順藤摸瓜，分析清楚，不可胡亂改動，每做一次改變都要有充分的理由；　　6、模塊化設計方法的優(yōu)點在于其簡潔性，但是在實驗設計中也發(fā)現(xiàn)，在實驗最終電路確定之前，要盡量減少模塊重疊嵌套，因為在總的電路敲定之前，電路還不成熟，很多地方需要改進，如果在開始時就進行多

102、層模塊化，里層模塊電路的修改將影響其外層的全部電路，這樣就是牽一發(fā)動全身，很顯然，這樣將導致電路設計的低效，所以在設計過程中，一定要盡量減少超過兩層的模塊；　　7、遇到問題花了很長時間沒有解決掉，要學會想他人請教，別人的不經(jīng)意一點，可能就能把自己帶出思維死區(qū)。　　八、參考文獻

103、　　【1】張靜秋呂向陽等編《EDA計數(shù)實驗教程》中南大學出版社 2011　　【2】王建新，姜萍編著《電子線路實踐教程》科學出版社 2003　　九、附錄　　【1】管腳鎖定：

眾賞文庫> 全部分類> 畢業(yè)設計

溫馨提示

1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

數(shù)字鐘eda課程設計報告

文檔簡介

溫馨提示

最新文檔

評論

數(shù)字鐘eda課程設計報告

文檔簡介

溫馨提示

最新文檔

評論

免費下載