三位二進(jìn)制加1與加2計(jì)數(shù)器課程設(shè)計(jì)

1、<p><b>　　課 程 設(shè) 計(jì)</b></p><p><b>　　目錄</b></p><p>　　一、課程設(shè)計(jì)任務(wù)書(shū) ………………………………………………………………2</p><p>　?。ㄒ唬┱n程設(shè)計(jì)題目 ……………………………………………………………2</p><p>　　

2、（二）要求完成設(shè)計(jì)的主要任務(wù) …………………………………………… 2</p><p>　?。ㄈ┱n程設(shè)計(jì)進(jìn)度安排 ……………………………………………………… 2</p><p>　　二、課程設(shè)計(jì)正文 …………………………………………………………………3</p><p>　　1 課程設(shè)計(jì)目的…………………………………………………………………………3</p&g

3、t;<p>　　2 題目理解分析和功能描述……………………………………………………………3</p><p>　　3 邏輯電路設(shè)計(jì)具體步驟………………………………………………………………4</p><p>　　3.1 第1步，根據(jù)邏輯功能要求，作出原始狀態(tài)圖和原始狀態(tài)表 ……………4</p><p>　　3.2 第2步，求出激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式 ……

4、……………………………5</p><p>　　3.3 第3步，根據(jù)激勵(lì)函數(shù)表達(dá)式，畫(huà)出邏輯電路圖 …………………………7</p><p>　　4 設(shè)計(jì)中使用的集成電路名稱及引腳編號(hào) …………………………………………7</p><p>　　4.1 集成電路74 LS 04 引腳編號(hào)…………………………………………………7</p><p>　　

5、4.2集成電路 74 LS 08 引腳編號(hào)…………………………………………………8</p><p>　　4.3集成電路 74 LS 32 引腳編號(hào)…………………………………………………8</p><p>　　4.4 集成電路 74LS 86 引腳編號(hào)…………………………………………………8</p><p>　　4.5集成電路 74 LS 74 引腳編號(hào)…………………

6、………………………………9</p><p>　　5 三位二進(jìn)制模5（加1加2）計(jì)數(shù)器的連接 ……………………………………9</p><p>　　5.1 調(diào)試和測(cè)試同步時(shí)序邏輯電路和組合邏輯電路參考事項(xiàng) ………………9</p><p>　　5.2 計(jì)數(shù)器的連接 …………………………………………………………9</p><p>　　6

7、 集成電路連接圖和實(shí)驗(yàn)現(xiàn)象 ……………………………………………………10</p><p>　　6.1集成電路連接圖 ……………………………………………………………10</p><p>　　6.2實(shí)驗(yàn)現(xiàn)象及調(diào)試和測(cè)試………………………………………………………10</p><p>　　7 三位二進(jìn)制模5計(jì)數(shù)器設(shè)計(jì)總結(jié)和心得 ……………………………………11

8、</p><p>　　7.1 三位二進(jìn)制模5計(jì)數(shù)器設(shè)計(jì)總結(jié) ………………………………………11</p><p>　　7.2 課程設(shè)計(jì)心得 …………………………………………………………………11</p><p>　　三、本科生課程設(shè)計(jì)成績(jī)?cè)u(píng)定表 ……………………………………………12</p><p><b>　　課

9、程設(shè)計(jì)任務(wù)書(shū)</b></p><p>　　學(xué)生姓名 學(xué)生專業(yè)班級(jí) 計(jì) 算 機(jī)</p><p>　　題目：三位二進(jìn)制加1計(jì)數(shù)器</p><p>　　初始條件：使用D觸發(fā)器( 74 LS 74 )、“與”門(mén) ( 74 LS 08 )、“或”門(mén)( 74 LS 32 )、非門(mén) ( 74 LS 04 )，設(shè)計(jì)三位二進(jìn)制加1計(jì)數(shù)器。&l

10、t;/p><p>　　要求完成的主要任務(wù): </p><p>　?。òㄕn程設(shè)計(jì)工作量及其技術(shù)要求，以及說(shuō)明書(shū)撰寫(xiě)等具體要求）</p><p>　　1．能夠運(yùn)用數(shù)字邏輯的理論和方法，把時(shí)序邏輯電路設(shè)計(jì)和組合邏輯電路設(shè)計(jì)相結(jié)合，設(shè)計(jì)一個(gè)有實(shí)際應(yīng)用的數(shù)字邏輯電路。</p><p>　　2．使用同步時(shí)序邏輯電路的設(shè)計(jì)方法，設(shè)計(jì)三位二進(jìn)制加1計(jì)數(shù)器。寫(xiě)出

11、設(shè)計(jì)中的三個(gè)過(guò)程，畫(huà)出電路圖。</p><p>　　3．根據(jù)74 LS 74、74 LS 08、74 LS 32、74 LS 04集成電路引腳號(hào)，在設(shè)計(jì)好的三位二進(jìn)制加1計(jì)數(shù)器電路圖中標(biāo)上引腳號(hào)。</p><p>　　4．在試驗(yàn)設(shè)備上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成電路連接、調(diào)試和測(cè)試三位二進(jìn)制加1計(jì)數(shù)器電路。</p><

12、p>　　設(shè)計(jì)報(bào)告書(shū)包括，設(shè)計(jì)邏輯電路，步驟完整和正確。正確和整潔畫(huà)出邏輯電路圖，標(biāo)出使用的集成電路引腳。實(shí)驗(yàn)階段，連線正確和整潔。記錄調(diào)試邏輯電路，分析和解決碰見(jiàn)的問(wèn)題。對(duì)實(shí)驗(yàn)結(jié)果分析，使設(shè)計(jì)結(jié)果滿足題目要求。</p><p><b>　　課程設(shè)計(jì)進(jìn)度安排：</b></p><p>　　指導(dǎo)教師簽名： 2011 年 3月 1

13、1日</p><p>　　系主任（或責(zé)任教師）簽名： 2011 年 月 日</p><p>　　三位二進(jìn)制數(shù)模5（加1加2）計(jì)數(shù)器</p><p><b>　　1 設(shè)計(jì)目的 </b></p><p>　　1、深入了解與掌握同步時(shí)序邏輯電路的設(shè)計(jì)過(guò)程； </p><p>　　

14、2、了解74LS74、74LS08、74LS32、74LS74及74LS04集成電路的功能； </p><p>　　3、能夠正確設(shè)計(jì)出電路圖，并且能夠根據(jù)電路圖在電路板上連接好實(shí)物圖，實(shí)現(xiàn)其功能。學(xué)會(huì)設(shè)計(jì)過(guò)程中的檢驗(yàn)與完善。</p><p>　　2 題目理解分析和功能描述</p><p>　　理解分析：由于是模五計(jì)數(shù)器，余數(shù)就有0、1、2、3、4等五種情況，用二進(jìn)制

15、數(shù)來(lái)表示即為000、001、010、011、100.由于有五種情況，故需要三位二進(jìn)制數(shù)來(lái)表示，即有三個(gè)狀態(tài)。而計(jì)數(shù)器又根據(jù)輸入X的取值情況進(jìn)行加1或加2計(jì)數(shù)，當(dāng)X=0時(shí)，為加1模五計(jì)數(shù)器；當(dāng)X=1時(shí)，為加2模五計(jì)數(shù)器。據(jù)此我們可以畫(huà)出狀態(tài)圖，再依次完成后續(xù)步驟。</p><p><b>　　功能描述：</b></p><p>　　要實(shí)現(xiàn)題目所說(shuō)功能，可以利用數(shù)字邏輯實(shí)

16、驗(yàn)板和集成芯片來(lái)完成。將電路板邏輯電平區(qū)域八盞燈中的四盞作為實(shí)驗(yàn)的輸入和輸出。其中一盞燈作為輸入X，用以改變輸入X的取值0或1。另外三盞燈用來(lái)顯示計(jì)數(shù)器的輸出，也就是三位二進(jìn)制數(shù)的三個(gè)狀態(tài)，對(duì)應(yīng)于三個(gè)D觸發(fā)器的、、。三位二進(jìn)制計(jì)數(shù)器邏輯結(jié)構(gòu)如圖1所示。</p><p><b>　　計(jì)數(shù)器輸出</b></p><p><b>　　輸入X </b>

17、</p><p><b>　　時(shí)鐘節(jié)拍</b></p><p>　　圖1 三位二進(jìn)制模五計(jì)數(shù)器數(shù)邏輯結(jié)構(gòu)</p><p>　　以狀態(tài)000為此邏輯電路的初始狀態(tài)，則隨著外部輸入以及時(shí)鐘脈沖的控制，輸出序列如下所示：</p><p>　　當(dāng)外部輸入X=0時(shí)對(duì)應(yīng)的輸出序列：</p><p>　　00

18、0 001 010 011 100</p><p>　　電路板上顯示外部輸出的燈亮暗情況：</p><p>　　亮亮亮 亮亮暗 亮暗亮 亮暗暗 暗亮亮</p><p>　　當(dāng)輸入X=1時(shí)對(duì)應(yīng)的輸出序列：</p><p>　　000 01

19、0 100 001 011 </p><p>　　電路板上顯示外部輸出的燈亮暗情況：</p><p>　　亮亮亮 亮暗亮 暗亮亮 亮亮暗 亮暗暗</p><p>　　說(shuō)明：當(dāng)輸入X時(shí)，燈亮代表“1”，燈暗代表“0”；</p><p>　　而在輸出中，燈

20、亮代表“0”，燈暗代表“1”。</p><p>　　3 邏輯電路設(shè)計(jì)具體步驟</p><p>　　第1步，根據(jù)邏輯功能要求，作出原始狀態(tài)圖和原始狀態(tài)表。</p><p>　　由題目理解分析可知很容易畫(huà)出該題目的原始狀態(tài)圖（如下圖1），再根據(jù)原始狀態(tài)圖畫(huà)出狀態(tài)轉(zhuǎn)移真值表（如下表1）.</p><p>　　圖1 三位二進(jìn)制數(shù)加1加2計(jì)數(shù)器狀態(tài)圖

21、</p><p>　　表1 三位二進(jìn)制計(jì)數(shù)器狀態(tài)表</p><p>　　第2步，求出激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式。</p><p>　　由于采用D觸發(fā)器設(shè)計(jì)電路，所以三個(gè)狀態(tài)即為本題目所要的輸出。實(shí)驗(yàn)利用D觸發(fā)器，根據(jù)狀態(tài)表 ，做出激勵(lì)函數(shù)和輸出函數(shù)真值表，如表2。根據(jù)激勵(lì)函數(shù)和輸出函數(shù)真值表做出激勵(lì)函數(shù)和輸出函數(shù)卡諾圖。根據(jù)卡諾圖化簡(jiǎn)寫(xiě)出最簡(jiǎn)的激勵(lì)函數(shù)和輸出函數(shù)表

22、達(dá)式（由于采用D觸發(fā)器，故輸出函數(shù)表達(dá)式與激勵(lì)函數(shù)相同）。</p><p>　　表2 激勵(lì)函數(shù)真值表</p><p>　　根據(jù)激勵(lì)函數(shù)真值表畫(huà)出卡諾圖并且作如下化簡(jiǎn)：</p><p>　　: :</p><p><b>　　:</b>

23、;</p><p><b>　　激勵(lì)函數(shù)表達(dá)式： </b></p><p><b>　　= </b></p><p><b>　　= </b></p><p><b>　　= </b></p><p><b>　　= &

24、lt;/b></p><p><b>　　= </b></p><p><b>　　= </b></p><p>　　激勵(lì)函數(shù)表達(dá)式說(shuō)明: 在畫(huà)卡諾圈的過(guò)程中，一定要注意要用到無(wú)關(guān)最小項(xiàng)d，寫(xiě)出最簡(jiǎn)的邏輯函數(shù)表達(dá)式。但是由于與門(mén)的個(gè)數(shù)太多，影響了邏輯電路的連接。所以在化簡(jiǎn)的過(guò)程中，我改變了輸出函數(shù)的邏輯表達(dá)式，采用

25、了幾個(gè)或門(mén)和異或門(mén)，這樣大大地減少了芯片的運(yùn)用，并且簡(jiǎn)化了電路。</p><p>　　第3步，畫(huà)出邏輯電路圖</p><p>　　根據(jù)激勵(lì)函數(shù)表達(dá)式，畫(huà)出如圖2所示的三位二進(jìn)制數(shù)模五計(jì)數(shù)器電路圖。</p><p>　　4 設(shè)計(jì)中使用的集成電路名稱及引腳編號(hào)</p><p>　　5V 13 12 10 9 8 7</p>

26、<p>　　（注明：13、10、8、1、3、5為輸入</p><p>　　1 2 3 4 5 6 地 12、9、7、2、4、為輸出）</p><p>　　5V 13 12 11 10 9 8</p><p>　　1 2 3 4 5 6 地 （注明：13、12,

27、 10、9, 1、2，4、5為輸入，11,8,3,6為對(duì)應(yīng)輸出）</p><p>　　5V 13 12 11 10 9 8</p><p>　　1 2 3 4 5 6 地 </p><p>　　5V 13 12 11 10 9 8</p><p>　　1 2 3

28、4 5 6 地 </p><p>　　( 2D ) (2CK) (2Q ) (2 Q) </p><p>　　5V 12 11 9 8</p><p>　　2 3 5 6 地</p><p>　　（1D ）(1CK

29、) (1Q ) (1Q) </p><p>　　5 三位二進(jìn)制模5（加1加2）計(jì)數(shù)器的連接</p><p>　　5.1調(diào)試和測(cè)試同步時(shí)序邏輯電路和組合邏輯電路參考事項(xiàng)</p><p>　　實(shí)驗(yàn)開(kāi)始時(shí)，檢查并確定實(shí)驗(yàn)設(shè)備上的集成電路是否符合要求。</p><p>　　可以分步驟先連接同步時(shí)序邏輯電路，測(cè)試一下同步時(shí)序邏輯電路工作

30、是否正常。再進(jìn)一步連接組合邏輯電路，這時(shí)就可以把同步時(shí)序邏輯電路和組合邏輯電路組成一體進(jìn)行調(diào)試和測(cè)試。</p><p>　　導(dǎo)線在插孔中一定要牢固接觸，集成電路引腳與引腳之間的連線一定要良好，不要連飛線。</p><p>　　在同步時(shí)序邏輯電路和組合邏輯電路連線時(shí)，為了防止連線時(shí)出錯(cuò)，可以在每連接一根線以后，在同步時(shí)序邏輯電路和組合邏輯電路圖中做一個(gè)記號(hào)，這樣可以避免聯(lián)線搞錯(cuò)，連線漏掉，多

31、余連線的現(xiàn)象發(fā)生。</p><p>　　5.2 計(jì)數(shù)器的連接</p><p>　　根據(jù)設(shè)計(jì)電路圖，對(duì)照集成電路名稱及引腳編號(hào)對(duì)電路進(jìn)行連接。其中，輸入X連接K1,三個(gè)狀態(tài)的輸出連接K5、K6、K7。連接過(guò)程中遵循著如下順序：</p><p>　　連接每一個(gè)集成電路的電源和接地端，每一個(gè)集成電路的電源和地都是并聯(lián)接入。</p><p>　　給D

32、觸發(fā)器連入時(shí)間脈沖信號(hào)。</p><p>　　檢查器件的是否能正常工作。對(duì)每一個(gè)器件的輸入、輸出進(jìn)行檢查，以便順利進(jìn)入計(jì)數(shù)器的連接，較少錯(cuò)誤的干擾。</p><p>　　計(jì)數(shù)器接線，按照上述手繪邏輯電路圖接線，順序依照激勵(lì)函數(shù)表達(dá)式的順序，以免出現(xiàn)漏連、錯(cuò)連的現(xiàn)象。</p><p>　　6 集成電路連接圖和實(shí)驗(yàn)現(xiàn)象</p><p>　　6.1

33、集成電路連接圖</p><p>　　如下為設(shè)計(jì)結(jié)果的集成電路連接圖：</p><p>　　6.2實(shí)驗(yàn)現(xiàn)象及調(diào)試和測(cè)試</p><p>　　給連接好的計(jì)數(shù)器接通電源進(jìn)行檢測(cè)，首先把輸入X開(kāi)關(guān)打到“0”，調(diào)節(jié)單脈沖信號(hào)的輸入，使得初始狀態(tài)為000。觀測(cè)K5、K6、K7三盞燈的亮暗現(xiàn)象，并記下個(gè)狀態(tài)出現(xiàn)的次序，檢測(cè)是否符合加1計(jì)數(shù)器的功能。在初始狀態(tài)仍為000的情況下，再

34、把輸入X開(kāi)關(guān)打到“1”，觀察是否為加2計(jì)數(shù)器。</p><p>　　實(shí)驗(yàn)現(xiàn)象：電路板上的連線很糟糕，在單脈沖的連續(xù)輸入下，電路板上居然顯示出了“110”這個(gè)不存在的狀態(tài)，我們?cè)陔娐钒宓倪B線上檢測(cè)了十分鐘后，仍然沒(méi)有發(fā)現(xiàn)問(wèn)題。于是我拿出最初的卡諾圖來(lái)重新化簡(jiǎn)，終于找出了錯(cuò)誤。原來(lái)在進(jìn)行的最后一步化簡(jiǎn)時(shí)將前面的部分弄成了“”，導(dǎo)致我們連線的錯(cuò)誤。經(jīng)過(guò)改正，我們重新測(cè)試電路，發(fā)現(xiàn)在時(shí)鐘脈沖的控制下，當(dāng)輸入X=0，此電路

35、確實(shí)為模五加1計(jì)數(shù)器，但由于電路板接觸不良，所以出現(xiàn)不穩(wěn)定現(xiàn)象，但當(dāng)輸入X=1時(shí)，輸出序列卻為“000 010 100 001 010 100 001”。但是我們檢查好久之后仍然沒(méi)有找出原因，為此我們特別打電話請(qǐng)教了王瑩老師，決定再當(dāng)面找出錯(cuò)誤，解決問(wèn)題。</p><p>　　7 三位二進(jìn)制模5計(jì)數(shù)器設(shè)計(jì)總結(jié)和心得</p><p>　　7.1 三位二進(jìn)制模5計(jì)數(shù)器設(shè)計(jì)總結(jié)<

36、/p><p>　　本次課程設(shè)計(jì)是一次典型的時(shí)序邏輯電路設(shè)計(jì)實(shí)驗(yàn)，在實(shí)驗(yàn)過(guò)程中主要利用到時(shí)序邏輯電路設(shè)計(jì)的思想，按照步驟按部就班的進(jìn)行實(shí)驗(yàn)。本次的實(shí)驗(yàn)創(chuàng)新之處在于通過(guò)一個(gè)開(kāi)關(guān)X,來(lái)實(shí)現(xiàn)兩種模五計(jì)數(shù)器（加1和加2）。本次設(shè)計(jì)為計(jì)數(shù)器，故在設(shè)計(jì)的過(guò)程中先畫(huà)出狀態(tài)圖，再根據(jù)狀態(tài)圖畫(huà)出狀態(tài)表。</p><p>　　本次實(shí)驗(yàn)的精髓部分在于卡諾圖的化簡(jiǎn)過(guò)程，實(shí)驗(yàn)中經(jīng)過(guò)反復(fù)的研究發(fā)現(xiàn)，如果實(shí)驗(yàn)完全依賴與與門(mén)、

37、或門(mén)、非門(mén)、D觸發(fā)器需要用十多個(gè)與門(mén)，這樣使得電路非常繁瑣，所以，在在化簡(jiǎn)卡諾圖的過(guò)程中，我引入異或門(mén)電路，這樣讓與門(mén)的使用數(shù)減為7個(gè)，大大簡(jiǎn)化了電路。， </p><p>　　7.2 課程設(shè)計(jì)心得</p><p>　　本次課程設(shè)計(jì)中的最大感覺(jué)是學(xué)習(xí)這門(mén)課程，不僅僅要注重理論知識(shí)的掌握，更要注重實(shí)際操作能力的培養(yǎng)，這讓我對(duì)數(shù)字邏輯這門(mén)課程有了更深刻的理解和認(rèn)識(shí)。光是在紙上畫(huà)出邏輯電路圖就花

38、了我很長(zhǎng)時(shí)間，不僅要清晰簡(jiǎn)潔，還要美觀；在電路板上連接電路圖時(shí)，那些芯片導(dǎo)線等過(guò)于復(fù)雜，經(jīng)常忘記哪些線已經(jīng)連接，哪些現(xiàn)還沒(méi)有連接。這次試驗(yàn)實(shí)驗(yàn)，我不但了解了集成電路74 LS 74、74 LS 08、74 LS 32、74 LS 04、74LS 86的使用，而且通過(guò)對(duì)它們的組合運(yùn)用實(shí)現(xiàn)了模五計(jì)數(shù)器的功能。</p><p>　　在實(shí)驗(yàn)的過(guò)程中，我們的團(tuán)隊(duì)精神發(fā)揮的比較好，通過(guò)共同的探討、明確的分工使實(shí)驗(yàn)效果基本達(dá)到

39、了預(yù)期的目的，并且在實(shí)驗(yàn)過(guò)程中交流思想，互相促進(jìn)提高，使每個(gè)人都有收獲。</p><p>　　數(shù)字邏輯這門(mén)課程是計(jì)算機(jī)專業(yè)的基礎(chǔ)課程，也是開(kāi)啟計(jì)算機(jī)硬件領(lǐng)域的基石。通過(guò)這次課程設(shè)計(jì)，增強(qiáng)了我對(duì)組合邏輯電路和時(shí)序邏輯電路的認(rèn)識(shí)，提高了對(duì)專業(yè)的熱愛(ài)，以使我對(duì)以后的專業(yè)課程有了更加積極的展望。</p><p>　　本科生課程設(shè)計(jì)成績(jī)?cè)u(píng)定表</p><p>　　班級(jí)：　　姓

40、名： 學(xué)號(hào)：</p><p>　　注：最終成績(jī)以五級(jí)分制記。優(yōu)（90-100分）、良（80-89分）、中（70-79分）、</p><p>　　及格（60-69分）、60分以下為不及格</p><p><b>　　指導(dǎo)教師簽名：</b></p><p><b>　　201 年　月　日</b><