智能卡AES加解密協(xié)處理器VLSI設(shè)計(jì)與實(shí)現(xiàn).pdf

1、本文以智能卡的加解密為應(yīng)用背景，提出了AES加密算法的加密協(xié)處理器的設(shè)計(jì)方案。 首先，介紹了課題的研究意義，并詳細(xì)介紹了目前非接觸式智能IC卡系統(tǒng)組成、工作方式、安全技術(shù)的研究狀況。 在基于密碼算法技術(shù)的智能卡信息安全方面，選擇了高級加密標(biāo)準(zhǔn)（AES）作為非接觸式智能卡的加密算法。給出了AES加密算法的詳細(xì)的加密、解密原理和過程，并分析了算法的各種硬件實(shí)現(xiàn)結(jié)構(gòu)的特點(diǎn)。針對智能卡中信息加密應(yīng)用的特殊性，以降低面積和功耗作為

2、設(shè)計(jì)的最主要目標(biāo)，選擇了內(nèi)部流水線結(jié)構(gòu)作為智能卡AES加密協(xié)處理器的結(jié)構(gòu)，并對整個(gè)協(xié)處理器的硬件結(jié)構(gòu)進(jìn)行了改進(jìn)，同時(shí)引入CSE優(yōu)化算法來降低硬件資源的消耗。AES算法過程中，密鑰擴(kuò)展采用了同步擴(kuò)展的方法產(chǎn)生輪密鑰，即在進(jìn)行每一輪運(yùn)算的同時(shí)產(chǎn)生下一輪輪密鑰，使得輪運(yùn)算和密鑰擴(kuò)展變換同步進(jìn)行，并且密鑰擴(kuò)展模塊又與字節(jié)替換模塊共享使用SBOX模塊，這樣就大大的節(jié)省了硬件資源。在上面的設(shè)計(jì)基礎(chǔ)上，將加密和解密進(jìn)行了有效整合，進(jìn)一步節(jié)省了硬件資源

3、。本文中設(shè)計(jì)的結(jié)構(gòu)突出特點(diǎn)就是最大程度上實(shí)現(xiàn)了資源共享，減小了硬件面積。 在協(xié)處理器的結(jié)構(gòu)設(shè)計(jì)基礎(chǔ)上，按照自頂向下（Top-Down）的設(shè)計(jì)方法，自底向上（Bottom-Up）的驗(yàn)證方法，采用可綜合的VerilogHDL代碼，對設(shè)計(jì)的邏輯電路進(jìn)行RTL描述。設(shè)計(jì)的RTL代碼首先使用Synopsys VCS進(jìn)行了仿真，驗(yàn)證了設(shè)計(jì)的功能正確性；然后將設(shè)計(jì)的RTL代碼讀入Synopsys Design Compiler，加入約束條件，