10位40MSPS流水線ADC的研究和實(shí)現(xiàn).pdf

1、片上系統(tǒng)(SOC)需要在單個硅片上實(shí)現(xiàn)數(shù)?；旌图伞Ｅc數(shù)字電路工藝兼容的、功耗面積等指標(biāo)優(yōu)化的高性能模數(shù)轉(zhuǎn)換器(ADC)是SOC中非常重要的單元。因此，基于標(biāo)準(zhǔn)CMOS工藝，通過結(jié)構(gòu)研究來提高速度和分辨率、優(yōu)化功耗和面積等指標(biāo)，是ADC的重要研究方向之一。 本文研究和設(shè)計(jì)了一個運(yùn)放共享式低功耗CMOS流水線ADC，該流水線ADC的關(guān)鍵模塊包括采樣保持電路、級間增益電路、子ADC、時鐘產(chǎn)生電路和數(shù)字校正電路。綜合考慮流水線ADC的

2、性能要求和速度、功耗、面積。該流水線式ADC的采樣保持電路采用Flip-around結(jié)構(gòu)以減少功耗；前8級每級1.5位，最后一級為2位的并行flash ADC，并采用數(shù)字校正技術(shù)對級電路的誤差進(jìn)行校正，最終以達(dá)到10位的精度；為了達(dá)到系統(tǒng)低功耗的要求，該流水線ADC采用了運(yùn)放共享技術(shù)和逐級縮小技術(shù)。在采樣保持電路和級間增益放大電路中，采用增益提高型運(yùn)算放大器，以保證開關(guān)電容電路處理信號的精度和速度。在比較器設(shè)計(jì)時，采用了前置放大器加動態(tài)