JPEG2000中算術(shù)編碼的FPGA實(shí)現(xiàn).pdf

1、JPEG2000是聯(lián)合圖像專家組于2000年12月制定的新一代靜止圖像壓縮標(biāo)準(zhǔn).相對(duì)于JPEG標(biāo)準(zhǔn),熵編碼部分采用了基于上下文的自適應(yīng)二進(jìn)制算術(shù)編碼,其壓縮性能要優(yōu)于JPEG.本文研究了算術(shù)編碼的原理,完成了JPEG2000中算術(shù)編碼的C語(yǔ)言實(shí)現(xiàn),以及電路設(shè)計(jì)并在FPGA上進(jìn)行了驗(yàn)證. 首先,本文研究了算術(shù)編碼的基本原理.分析了JPEG2000中的算術(shù)編碼算法的關(guān)鍵技術(shù),主要包括自適應(yīng)概率估計(jì),有限精度的實(shí)現(xiàn)和去除乘法運(yùn)算這幾個(gè)

2、方面.在以上分析的基礎(chǔ)上,為了發(fā)揮硬件并行計(jì)算的特性,對(duì)算法流程進(jìn)行了改進(jìn). 接著,本文完成了JPEG2000中算術(shù)編碼的C語(yǔ)言實(shí)現(xiàn),用C語(yǔ)言完成編碼算法和解碼算法,驗(yàn)證了算術(shù)編碼功能的正確性. 然后,本文完成了JPEG2000中算術(shù)編碼的電路設(shè)計(jì),編寫了算術(shù)編碼器的Verilog代碼,用Modelsim軟件對(duì)代碼進(jìn)行了仿真,并在Quartus5.0軟件中對(duì)其進(jìn)行了綜合和時(shí)序仿真,在Altera Cyclone2系列的E

3、P2C35F672C8器件上,得到綜合后所用的邏輯單元(LE)總數(shù)為672,最高時(shí)鐘頻率為63.37MHz,并且時(shí)序仿真的結(jié)果與功能仿真結(jié)果一致. 最后,為了對(duì)算術(shù)編碼進(jìn)行FPGA驗(yàn)證,本文在FPGA上實(shí)現(xiàn)了并口攝像頭的連續(xù)數(shù)據(jù)采集系統(tǒng),通過(guò)該系統(tǒng)可以正確的采集到實(shí)時(shí)圖像.使用該數(shù)據(jù)采集系統(tǒng)把算術(shù)編碼得到的壓縮碼流發(fā)送到電腦上,用軟件對(duì)壓縮碼流進(jìn)行解碼,恢復(fù)出了壓縮前的數(shù)據(jù).結(jié)果顯示,算術(shù)編碼器功能正確可靠,并可以作為單獨(dú)的IP