芯片設(shè)計(jì)的驗(yàn)證技術(shù)和驗(yàn)證流程研究.pdf

1、在芯片設(shè)計(jì)規(guī)模日益增大,芯片應(yīng)用越來越廣泛的今天,保證設(shè)計(jì)的正確性是每一位芯片設(shè)計(jì)者必須考慮的大事.該文對芯片設(shè)計(jì)特別是ASIC領(lǐng)域的驗(yàn)證技術(shù)和質(zhì)量管理進(jìn)行了探討,從驗(yàn)證理論,驗(yàn)證實(shí)踐,驗(yàn)證自動(dòng)化,驗(yàn)證重用和驗(yàn)證管理等處著眼,研究如何通過驗(yàn)證技術(shù)的應(yīng)用和驗(yàn)證流程的合理化實(shí)現(xiàn)高效率驗(yàn)證,提高芯片設(shè)計(jì)的質(zhì)量.該文考察了動(dòng)態(tài)驗(yàn)證技術(shù)和靜態(tài)驗(yàn)證技術(shù)的最新發(fā)展,并積累了實(shí)踐應(yīng)用經(jīng)驗(yàn).動(dòng)態(tài)驗(yàn)證技術(shù)是驗(yàn)證的基礎(chǔ),在今后的驗(yàn)證流程中也將繼續(xù)扮演重要的角

2、色.靜態(tài)驗(yàn)證技術(shù)在近幾年內(nèi)有著飛速的發(fā)展.靜態(tài)驗(yàn)證技術(shù)可以克服芯片規(guī)模增大時(shí)動(dòng)態(tài)驗(yàn)證時(shí)間耗費(fèi)巨大的缺點(diǎn).該文嘗試將動(dòng)態(tài)驗(yàn)證技術(shù)與靜態(tài)驗(yàn)證技術(shù)結(jié)合應(yīng)用于芯片的驗(yàn)證工作.該文還結(jié)合FPGA的應(yīng)用深入研究了驗(yàn)證技術(shù)的另一發(fā)展方向——硬件仿真技術(shù).通過物理模型將軟件模擬的順序執(zhí)行變?yōu)橛布牟⑿袌?zhí)行,仿真技術(shù)可以將動(dòng)態(tài)驗(yàn)證的速度提高2到3個(gè)數(shù)量級,消除速度瓶頸.但是仿真技術(shù)在現(xiàn)階段還有速度,規(guī)模,接口方面的技術(shù)問題有待提高.該文提出通過驗(yàn)證語言而

3、不是硬件描述語言來建立驗(yàn)證環(huán)境,幫助驗(yàn)證工程師將時(shí)間與精力集中在驗(yàn)證思想的表達(dá)上而不是對驗(yàn)證實(shí)現(xiàn)細(xì)節(jié)的表達(dá)上.伴隨著驗(yàn)證技術(shù)日益專業(yè)化,高級驗(yàn)證語言開始發(fā)揮自己的貢獻(xiàn).高級驗(yàn)證語言的普及與使用必將提高芯片驗(yàn)證的效率與質(zhì)量.提高芯片設(shè)計(jì)質(zhì)量的關(guān)鍵一是先進(jìn)的驗(yàn)證技術(shù),二是科學(xué)的驗(yàn)證管理.該文在驗(yàn)證理論的研究和實(shí)踐的基礎(chǔ)上,對驗(yàn)證團(tuán)隊(duì)的建立,培養(yǎng)與管理進(jìn)行了探索,提出以驗(yàn)證獨(dú)立化的原則和全面質(zhì)量管理的觀點(diǎn)指導(dǎo)驗(yàn)證工作.驗(yàn)證獨(dú)立化是芯片設(shè)計(jì)規(guī)模