高速8B-10B解碼器的ASIC實現(xiàn)研究.pdf_第1頁
已閱讀1頁，還剩53頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1、隨著日益增長的信息流量需求，傳統(tǒng)并行接口技術成為進一步提高數(shù)據(jù)傳輸速率的瓶頸，而串行通信技術(如SerDes，Serializer/Deserializer)不僅可以支持更高的數(shù)據(jù)吞吐量，而且擁有更低的功耗和更高的可靠性，并且在大多數(shù)應用情形下可以支持更小的外形尺寸，在高速接口技術方面展現(xiàn)出巨大的優(yōu)勢。目前，高速串行通信正取代傳統(tǒng)并行接口技術成為高速接口技術的主流，因而，對高速SerDes及其重要組成模塊8b/10b碼的研究和開發(fā)具有重

2、要的應用價值。
　　 本文重點研究了高速8b/10b解碼器的設計與實現(xiàn)，在詳細介紹了解碼原理及多種傳統(tǒng)解碼方案的基礎上，采用流水線結構設計了高速8b/10b解碼器。通過仔細分析傳統(tǒng)解碼器的不足，精心設計流水線結構及觸發(fā)器在關鍵路徑上的插入點，使得所設計電路的速度比傳統(tǒng)解碼器有了較大的提升。該解碼器采用基于TSMC0.18μm CMOS工藝的標準單元庫實現(xiàn)，版圖面積為375μm×375μm，并進行了流片和測試。測試結果表明，速率滿

3、足6.25Gb/s的設計要求，且最高可達7.5Gb/s。在1.8V電源電壓下(6.25Gb/s時)，功耗為21.6mW，眼圖中的峰峰抖動為177.8ps。
　　 本文還采用基于標準單元的設計方法設計了基于查表法的8b/10b解碼器，并給出了版圖和后仿真結果。對這兩種結構的解碼器的分析比較表明，基于查表法的解碼器設計簡單方便，但由于采用標準單元庫中的ROM模塊來實現(xiàn)，難于達到較高的速度。
　　 本文的高速8b/10解碼器的

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權益所有人同意不得將文件中的內容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論