MELP解碼器在DSP上實(shí)時(shí)實(shí)現(xiàn)的研究.pdf

1、隨著數(shù)字移動(dòng)通訊和多媒體通訊技術(shù)的飛速發(fā)展,對低碼率的高質(zhì)量語音編解碼器需求越來越大.在一些特殊的應(yīng)用領(lǐng)域,如:可視電話伴音,數(shù)字移動(dòng)無線通信系統(tǒng),語音存儲(chǔ)和轉(zhuǎn)發(fā)系統(tǒng),高度保密性電話系統(tǒng)等.混合激勵(lì)線性預(yù)測(MELP)聲碼器的傳輸碼率(2.4kbit/s)低,合成語音質(zhì)量高,但是,隨著傳輸碼率的降低,算法復(fù)雜度提高,對系統(tǒng)的運(yùn)算能力提出了更高的要求,因此,實(shí)現(xiàn)采用通用數(shù)字信號(hào)處理芯片(DSP)組成的實(shí)時(shí)語音解碼器系統(tǒng),具有廣泛應(yīng)用前景.

2、該文研究用DSP實(shí)現(xiàn)一個(gè)實(shí)時(shí)的MELP語音解碼器系統(tǒng).主要研究內(nèi)容和工作成果如下:1.根據(jù)TMS320VC5402芯片硬件結(jié)構(gòu)特點(diǎn),設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)基于TMS320VC5402芯片的MELP解碼器系統(tǒng).2.針對MELP解碼器系統(tǒng)運(yùn)行時(shí),存在數(shù)據(jù)輸出嚴(yán)重影響CPU運(yùn)行效率的問題,設(shè)計(jì)了DMA與McBSP,D/A芯片相結(jié)合的數(shù)據(jù)輸出接口,使數(shù)據(jù)的連續(xù)輸出無須占用CPU運(yùn)行時(shí)間,提高了CPU運(yùn)行效率.3.在分析了MELP語音編解碼器原理的基礎(chǔ)