版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、超寬帶系統(tǒng)由于其本身的突出優(yōu)點(diǎn),具有廣闊的應(yīng)用前景。本論文以應(yīng)用于多邊帶正交頻分復(fù)用超寬帶無線接收機(jī)的頻率綜合器為出發(fā)點(diǎn),從幾個(gè)方面對頻率綜合器進(jìn)行了深入的研究。本論文首先回顧了超寬帶無線通信系統(tǒng)的發(fā)展歷史,對多邊帶正交頻分復(fù)用超寬帶系統(tǒng)做了基本的介紹,推導(dǎo)了該協(xié)議對于頻率綜合器的性能要求,對各種頻率綜合器體系結(jié)構(gòu)的優(yōu)缺點(diǎn)進(jìn)行了分析和比較,并在此基礎(chǔ)上確定了最適合的體系結(jié)構(gòu)為雙鎖相環(huán)路結(jié)構(gòu)。其次介紹了頻率綜合器系統(tǒng)中四階鎖相環(huán)路的系統(tǒng)設(shè)
2、計(jì),給出了鎖相環(huán)路系統(tǒng)模型及系統(tǒng)參數(shù)設(shè)計(jì)流程,討論了環(huán)路的穩(wěn)定性與環(huán)路帶寬的關(guān)系,給出了鎖相環(huán)路的各模型噪聲模型及總的輸出相位噪聲,并提出了一個(gè)應(yīng)用在鎖相環(huán)中的自適應(yīng)頻率校準(zhǔn)電路的設(shè)計(jì)方法。接著對應(yīng)用在分?jǐn)?shù)分頻鎖相環(huán)中的ΣΔ調(diào)制器進(jìn)行了較為深入的理論分析,內(nèi)容包括了量化噪聲分析,環(huán)路帶寬要求,電荷泵電流失配對輸出相位噪聲的影響,以及減小ΣΔ調(diào)制器量化噪聲的方法。這里給出的分析對電路設(shè)計(jì)者具有較強(qiáng)的指導(dǎo)作用。然后對鎖相環(huán)路中最主要的電路模
3、塊,即壓控振蕩器的設(shè)計(jì)進(jìn)行了各方面的分析和討論。內(nèi)容主要包括以下幾個(gè)方面,即電路構(gòu)成,性能參數(shù),螺旋電感與可變電容,相位噪聲模型,相位噪聲優(yōu)化技術(shù),并給出了壓控振蕩器正交信號的產(chǎn)生方法。論文最后給出了一個(gè)應(yīng)用于MB-OFDM超寬帶系統(tǒng)中“模式一”3子帶快速跳頻頻率綜合器的設(shè)計(jì),并采用0.13μmCMOS工藝進(jìn)行流片,給出了芯片照片和測試結(jié)果,測試結(jié)果表明2.112GHz和3.96GHz兩個(gè)鎖相環(huán)輸出參考頻率雜散均小于-60dBc,在1M
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 時(shí)鐘產(chǎn)生系統(tǒng)中的鎖相環(huán)電路設(shè)計(jì).pdf
- 數(shù)字電路設(shè)計(jì)中的時(shí)鐘設(shè)計(jì)
- 全數(shù)控時(shí)鐘產(chǎn)生電路的研究與設(shè)計(jì).pdf
- MCU芯片的復(fù)位電路與多模式時(shí)鐘系統(tǒng)設(shè)計(jì).pdf
- 低抖動(dòng)時(shí)鐘穩(wěn)定電路研究與設(shè)計(jì).pdf
- 高速ADC時(shí)鐘占空比校準(zhǔn)電路的研究與設(shè)計(jì).pdf
- 低抖動(dòng)時(shí)鐘占空比校準(zhǔn)電路的研究與設(shè)計(jì).pdf
- SerDes中時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)與驗(yàn)證.pdf
- UWB系統(tǒng)中包處理模塊的設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于DLL的高頻時(shí)鐘產(chǎn)生電路的研究與設(shè)計(jì).pdf
- HF RFID中時(shí)鐘產(chǎn)生電路設(shè)計(jì).pdf
- 低抖動(dòng)時(shí)鐘穩(wěn)定電路研究與設(shè)計(jì)(1)
- 高速SerDes中時(shí)鐘數(shù)據(jù)恢復(fù)電路的設(shè)計(jì)研究.pdf
- 高速時(shí)鐘恢復(fù)電路的ASIC研究與設(shè)計(jì).pdf
- 高速SerDes系統(tǒng)的時(shí)鐘恢復(fù)電路設(shè)計(jì)研究.pdf
- 無線控制時(shí)鐘電路的設(shè)計(jì).pdf
- 基于單片機(jī)系統(tǒng)的時(shí)鐘電路設(shè)計(jì)
- UWB系統(tǒng)脈沖波形研究與設(shè)計(jì).pdf
- SOC系統(tǒng)的時(shí)鐘和復(fù)位電路.pdf
- 帶占空比校正的高速時(shí)鐘接收電路研究與設(shè)計(jì).pdf
評論
0/150
提交評論