語音SoC芯片數字后端低功耗研究.pdf

1、隨著工藝水平的進步及晶體管特征尺寸的不斷縮小，目前集成電路已經進入了深亞微米與納米級的SoC設計時代，單一SoC芯片的性能也朝著面積更大，頻率更快，功能更復雜的方向發(fā)展。現階段SoC設計遇到了前所未有的挑戰(zhàn)，這其中最突出的是功耗問題。功耗問題不僅制約了芯片性能的進一步提高，也讓芯片的物理設計變得越來越困難，這主要體現在兩個方面，其一是特征尺寸的減小使得互聯線延時成為影響芯片時序收斂的主要因素；其二是工藝的進步使得泄漏功耗的影響受到越來越

2、多的重視。因此，了解功耗組成，熟悉功耗估計分析以及如何進行低功耗設計就成為集成電路前端與后端設計者都要直接面對的問題。
　　目前，低功耗設計貫穿于SoC設計的整個流程之中。本文主要研究了SoC芯片低功耗設計方法，并將該方法應用于一款語音SoC芯片后端流程。通過在邏輯綜合以及布局布線工具上的具體實施，顯著降低了芯片的設計功耗。
　　論文首先研究了集成電路中功耗的組成以及各不同設計層次的低功耗設計理論，并詳細介紹了RTL階段以及