已閱讀1頁，還剩61頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)
文檔簡介
1、隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理技術(shù)已廣泛應(yīng)用于通信、圖像處理、雷達和多媒體等領(lǐng)域。作為數(shù)字信號處理的核心技術(shù)之一，快速傅里葉變換(FFT)使離散傅里葉變換(DFT)的運算時間縮短了幾個數(shù)量級，使得數(shù)字信號處理的實現(xiàn)和應(yīng)用變得更加容易。因此對FFT算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義。
本文針對FFT算法的結(jié)構(gòu)和特點，設(shè)計出一種優(yōu)化的基于現(xiàn)場可編程門陣列(FPGA)的1024點16bits復(fù)數(shù)定點FFT實現(xiàn)方案。
2、在研究了基-2頻域抽取FFT算法的理論和運算規(guī)律的基礎(chǔ)上，結(jié)合蝶形運算流圖討論了實現(xiàn)FFT算法的幾種不同的硬件結(jié)構(gòu)，綜合系統(tǒng)性能和資源消耗選取了流水線結(jié)構(gòu)實現(xiàn)算法。
采用自頂向下的分層設(shè)計方法完成了FFT算法的整體結(jié)構(gòu)設(shè)計，將算法分為多個功能模塊。在基于XILINXVirtex-5系列的FPGA硬件驗證平臺上，采用VerilogHDL硬件描述語言實現(xiàn)了算法的各個功能模塊，并通過ISE集成開發(fā)環(huán)境進行了綜合驗證，得到了相應(yīng)的RT
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
- 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的1024點流水線工作方式的FFT實現(xiàn).pdf
- 基于FPGA與流水線CORDIC算法的FFT處理器的實現(xiàn).pdf
- 1024點浮點流水線型FFT IP核設(shè)計.pdf
- 基于FPGA的1024點FFT算法實現(xiàn).pdf
- 可變點流水線結(jié)構(gòu)FFT處理器的設(shè)計及其FPGA實現(xiàn).pdf
- 基于FPGA的遺傳算法流水線實現(xiàn).pdf
- 基于FPGA流水線CPU的設(shè)計與實現(xiàn).pdf
- 基于流水線可重構(gòu)結(jié)構(gòu)的可重構(gòu)算法研究及AES算法實現(xiàn).pdf
- 基于FPGA的32點FFT算法的設(shè)計與實現(xiàn).pdf
- 基于FPGA的32位五級流水線CPU的研究與設(shè)計.pdf
- 流水線ADC的BLMS數(shù)字校準算法研究及實現(xiàn).pdf
- 基于FPGA的FFT算法研究與實現(xiàn).pdf
- 基于四步搜索塊匹配運動估計的流水線結(jié)構(gòu)及其FPGA實現(xiàn).pdf
- 一種流水線ADC數(shù)字校準算法的實現(xiàn)與研究.pdf
- 流水線
- 基于ARM體系結(jié)構(gòu)流水線的研究與設(shè)計.pdf
- mips流水線cpu的verilog實現(xiàn)
- 基于流水線ADC的MDAC研究與設(shè)計.pdf
- 基于FPGA的FFT算法的設(shè)計與實現(xiàn).pdf
- 1024點浮點FFT處理器的研究與實現(xiàn).pdf
評論
0/150
提交評論